SYSCLK 系統(tǒng)時鐘,最大72MHzHCLK :AHB總線時鐘,由系統(tǒng)時鐘SYSCLK 分頻得到,一般不分頻,等于系統(tǒng)時鐘經(jīng)過總線橋AHB-->APB.通過設(shè)置分頻,可由HCLK得到 PCLK1與PCLK2時鐘不過PCLK2時鐘最高可達(dá)72MHz.PCLK1對應(yīng)APB1
一、RCC_AHBPeriphClockCmd函數(shù)其中RCC_AHBPeriph的取值范圍:二、RCC_APB2PeriphClockCmd函數(shù)其中RCC_APB2Periph的取值范圍:GPIOx[0-15]、高級定時器TIM1,TIM8,高速SPI1,高速異步通信USART1,ADC1,ADC2
上午想要用Timer10做相對精確的延時功能,但是用示波器發(fā)現(xiàn)實際延時數(shù)值總是只有一半,百思不得其解。仔細(xì)查閱各處資料結(jié)合實際研究后對stm32f407的14個定時器的時鐘做一個總結(jié):下面來源:http://www.openedv.com/th