2440的晶振頻率為12MHZ,有兩個PLL:MPLL和UPLL,其中MPLL產生FCLK、HCLK、PCLK;UPLL產生UCLK。FCLK為ARM核提供時鐘,HCLK為AHB總線時鐘,PCLK為APB總線時鐘,UCLK為USB總線時鐘。所以要2440正常工作,主要是要設置
一、1 時鐘脈沖信號時鐘脈沖信號:按一定的電壓幅度,一定的時間間隔連續(xù)發(fā)出的脈沖信號。時鐘脈沖信號是時序邏輯的基礎,它用于決定邏輯單元中的狀態(tài)何時更新。數字芯片中眾多的晶體管都工作在開關狀態(tài),它們的導
S3C2440A時鐘初始化:1.根據OM[3:2]判定系統時鐘來源(Fin)2.設置CLKCON[0x4C00000C] 默認即可,如有功耗要求,可參考手冊設置,關閉部分時鐘.3.設置CLKSLOW[0x4C000010] 默認即可,不用SLOW模式.4.LOCKTIME設定(略),默認設
void SYSCLK_Config_HSI_64Mhz(void) { __IO uint32_t StartUpCounter = 0, HSIStatus = 0; /* SYSCLK, HCLK, PCLK2 and PCLK1 configuration ---------------------------*/ /* Enable HSI */ RCC->CR