摘 要:在信號頻譜分析試驗中,通過FPGA實現(xiàn)FFT。在MAX+plusH系統(tǒng)環(huán)境下,介紹了流水線結(jié)構(gòu)FFT的蝶形單元 設(shè)計,詳解了旋轉(zhuǎn)因子的生成,通過地址產(chǎn)生單元和塊浮點單元實現(xiàn)了運(yùn)算結(jié)果的輸出,并將其輸出結(jié)果與Matlab結(jié)果進(jìn)行比較。
我與貿(mào)澤不得不說的秘密,如何讓選型和設(shè)計更輕松與愜意?
AVR單片機(jī)十日通(下)
自己動手從0到1寫嵌入式操作系統(tǒng)
C 語言表達(dá)式與運(yùn)算符進(jìn)階挑戰(zhàn):白金十講 之(10)
斯坦福大學(xué)開放課程:編程原理
內(nèi)容不相關(guān) 內(nèi)容錯誤 其它
本站介紹 | 申請友情鏈接 | 歡迎投稿 | 隱私聲明 | 廣告業(yè)務(wù) | 網(wǎng)站地圖 | 聯(lián)系我們 | 誠聘英才
ICP許可證號:京ICP證070360號 21IC電子網(wǎng) 2000- 版權(quán)所有 用戶舉報窗口( 郵箱:macysun@21ic.com 電話:010-82165003 )
京公網(wǎng)安備 11010802024343號