研究采用編碼擴頻的DS/FH混合擴頻接收機的核心模塊——同步及解擴部分的FPGA實現(xiàn)結(jié)構(gòu)。將多種專用芯片的功能集成在一片大規(guī)模FPGA芯片上,實現(xiàn)了接收機的高度集成化、小型化。偽碼的串并混合捕獲算法及跳頻同步算法等均采用硬件完成,提高了捕獲速度。實驗結(jié)果證明該方案是正確可行的。
研究采用編碼擴頻的DS/FH混合擴頻接收機的核心模塊——同步及解擴部分的FPGA實現(xiàn)結(jié)構(gòu)。將多種專用芯片的功能集成在一片大規(guī)模FPGA芯片上,實現(xiàn)了接收機的高度集成化、小型化。偽碼的串并混合捕獲算法及跳頻同步算法等均采用硬件完成,提高了捕獲速度。實驗結(jié)果證明該方案是正確可行的。
本文提出了一種全數(shù)字差分BPSK擴頻接收機的實現(xiàn)方案,通過Simulink仿真驗證了該方案具有較低的誤碼率。
本文提出了一種全數(shù)字差分BPSK擴頻接收機的實現(xiàn)方案,通過Simulink仿真驗證了該方案具有較低的誤碼率。