-
基于FPGA的高速基4FFT設(shè)計(jì)與實(shí)現(xiàn)
摘 要：針對實(shí)時(shí)高速信號處理要求，設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA的高速流水線結(jié)構(gòu)的基4FFT處理器。根據(jù)各種不同基算法的運(yùn)算量、硬件面積和控制復(fù)雜度，選定按時(shí)間抽取的基4算法，同時(shí)采用單路延時(shí)反饋(Single-path Delay Feedback，SDF)流水線結(jié)構(gòu)，提高了處理速度。通過Verilog HDL語言進(jìn)行模塊化描述和驗(yàn)證，結(jié)果表明，該FFT處理器具有較高性能。
