-
基于FPGA+DSP的高速中頻采樣信號處理平臺的實現
摘要：高速中頻采樣信號處理平臺在實際應用中有很大的前景，提出采用FPGA+DSP的處理結構，結合高性能A／D和D／A處理芯片，設計了一個通用處理平臺，并對其主要性能進行了測試。實驗與實際應用表明，該系統具有很強的
-
基于FPGA+DSP的高速中頻采樣信號處理平臺的實現
基于FPGA+DSP的高速中頻采樣信號處理平臺的實現
-
高性能中頻采樣系統的設計與實現
為提高中頻采樣系統性能，降低板級噪聲，加大采樣頻率的靈活性，設計并實現一種高性能中頻采樣系統。該系統利用AD9518-4實現可配置的采樣時鐘，根據不同的采樣要求，AD9518-4可提供多路不同頻率的輸出。系統還采用AD8352型運算放大器作為A／D轉換器前端驅動電路，將單端中頻輸入信號轉換為差分信號，并進行相應放大，濾波等工作。配合AD9445型A／D轉換器，獲得14位低電壓差分輸出信號。實驗結果表明，該系統在40 MHz中頻信號輸入的情況下，信噪比達到77．4 dBFS，并可實現采樣時鐘的可編程配置。與傳統方案相比，該采樣系統信噪比、無雜散動態(tài)范圍。有效比特位等性能指標都得到明顯改善。
-
高性能中頻采樣系統的設計與實現
為提高中頻采樣系統性能，降低板級噪聲，加大采樣頻率的靈活性，設計并實現一種高性能中頻采樣系統。該系統利用AD9518-4實現可配置的采樣時鐘，根據不同的采樣要求，AD9518-4可提供多路不同頻率的輸出。系統還采用AD8352型運算放大器作為A／D轉換器前端驅動電路，將單端中頻輸入信號轉換為差分信號，并進行相應放大，濾波等工作。配合AD9445型A／D轉換器，獲得14位低電壓差分輸出信號。實驗結果表明，該系統在40 MHz中頻信號輸入的情況下，信噪比達到77．4 dBFS，并可實現采樣時鐘的可編程配置。與
-
無線基站中頻采樣接收器子系統（NS）
美國國家半導體公司 (NS)宣布推出一款可支持多載波、多標準無線基站的中頻采樣接收器參考設計套件。這款適用于 GSM/EDGE、WCDMA、LTE 及 WiMAX等標準的子系統參考設計套件內含一切必要的配件及工具，其中包括參考設計
-
NS推出無線基站中頻采樣接收器子系統
美國國家半導體公司 (National Semiconductor Corporation)宣布推出一款可支持多載波、多標準無線基站的中頻采樣接收器參考設計套件。這款適用于 GSM/EDGE、WCDMA、LTE 及 WiMAX等標準的子系統參考設計套件內含一切必
