本文簡(jiǎn)要介紹了Nios II設(shè)計(jì)架構(gòu),然后通過(guò)一個(gè)USB控制器的接口模塊設(shè)計(jì)實(shí)例,詳細(xì)介紹了Nios II設(shè)計(jì)中用戶自定義邏輯的實(shí)現(xiàn)方法和效果,同時(shí)給出了對(duì)USB控制器SL811HS的底層讀寫(xiě)函數(shù)。
本文介紹了一種基于FPGA技術(shù)的IDE硬盤(pán)接口的設(shè)計(jì)。該卡提供兩個(gè)符合ATA-6規(guī)范的接口,采用FPGA實(shí)現(xiàn)了兩套IDE接口功能,設(shè)計(jì)支持PIO和Ultra DMA傳輸模式,文章側(cè)重于介紹用FPGA實(shí)現(xiàn)IDE接口協(xié)議的具體方法。
本文給出一種車(chē)載超級(jí)電容測(cè)試系統(tǒng),該系統(tǒng)采用基于磁補(bǔ)償原理的霍爾閉環(huán)電流、電壓傳感器采集總線信號(hào),以抗高壓脈沖干擾的STC51高速單片機(jī)進(jìn)行信號(hào)處理
射頻識(shí)別(RFID)技術(shù)的應(yīng)用范圍非常廣。由于具有非觸點(diǎn)和非視距的特性, RFID特別適用于供應(yīng)鏈的管理。
根據(jù)光纖網(wǎng)絡(luò)資源地理空間分布的特點(diǎn)和地理信息系統(tǒng)在空間數(shù)據(jù)管理上的優(yōu)越性,設(shè)計(jì)了基于 GIS的電信光纖網(wǎng)絡(luò)資源管理系統(tǒng)。
本文介紹了一種通用的軟件無(wú)線電平臺(tái),該平臺(tái)以高性能DSP為數(shù)據(jù)處理核心,利用高速串行接口進(jìn)行數(shù)據(jù)調(diào)度,結(jié)合外圍的FPGA和高速A/D、D/A,可應(yīng)用于多種制式的無(wú)線通信系統(tǒng)。
本文討論一個(gè)基于J2ME的以第三方支付平臺(tái)為中心的移動(dòng)支付系統(tǒng)的特點(diǎn)和優(yōu)越性,并給出這個(gè)系統(tǒng)詳細(xì)的設(shè)計(jì)與實(shí)現(xiàn)過(guò)程。
由于液晶顯示器(LCD:Liquid Crystal Display)的應(yīng)用已經(jīng)從筆記型計(jì)算機(jī),擴(kuò)展到行動(dòng)電話、汽車(chē)導(dǎo)航儀、家用電視等領(lǐng)域,因此LCD的自然色再現(xiàn)性成為各界關(guān)注的焦點(diǎn),某些特殊領(lǐng)域甚至要求LCD的色再現(xiàn)范圍超過(guò)NTSC(Nat
本文介紹了Samsung公司K9F1208芯片特點(diǎn),并在此基礎(chǔ)上設(shè)計(jì)了基于uPSD3234A的驅(qū)動(dòng)設(shè)計(jì)。
利用USB接口技術(shù),采用USB模塊CH375,在加速器核輻射監(jiān)測(cè)系統(tǒng)中實(shí)現(xiàn)了多個(gè)探測(cè)通道USB接口與計(jì)算機(jī)通信。給出了CH375與單片機(jī)接口電路的原理簡(jiǎn)圖,并詳細(xì)介紹了實(shí)現(xiàn)多通道USB數(shù)據(jù)傳輸?shù)纳?、下位機(jī)的程序設(shè)計(jì)。
詳細(xì)介紹了“三網(wǎng)合一”的概念和這種網(wǎng)絡(luò)體系具有的特征,從政治、經(jīng)濟(jì)、社會(huì)和技術(shù)的角度論述了“三網(wǎng)合一”是大勢(shì)所趨。從價(jià)格、技術(shù)以及帶寬的角度論述了FTTH是實(shí)現(xiàn)“三網(wǎng)合一”的最終解決方案
無(wú)線點(diǎn)菜系統(tǒng)作為整個(gè)餐飲管理系統(tǒng)的重要組成部分,對(duì)企業(yè)的管理水平和服務(wù)質(zhì)量起著決定性的作用。目前無(wú)線點(diǎn)菜已經(jīng)成為衡量餐飲業(yè)檔次的重要標(biāo)志之一,因此越來(lái)越多的餐飲企業(yè)都陸續(xù)地使用了先進(jìn)的無(wú)線點(diǎn)菜系統(tǒng)。
本文介紹的非接觸射頻卡讀寫(xiě)器就是基于單片機(jī)AT89C51CC01 (筆者應(yīng)設(shè)計(jì)需要選擇帶獨(dú)立CAN控制器的MCU)與復(fù)旦微電子股份有限公司的FM1712嵌入式讀寫(xiě)芯片開(kāi)發(fā)的。
本文介紹的運(yùn)放是一種采用TSMC 0.18 μm Mixed Signal SALICIDE(1P6M,1.8V/3.3V)CMOS工藝的折疊共源共柵運(yùn)放,并對(duì)其進(jìn)行了DC,AC及瞬態(tài)分析,最后與設(shè)計(jì)指標(biāo)進(jìn)行比較。
可編程邏輯器件CPLD體積小功能強(qiáng)大, Verilog HDL語(yǔ)言簡(jiǎn)練,設(shè)計(jì)思想、電路結(jié)構(gòu)和邏輯關(guān)系清晰,本文著重介紹使用Verilog設(shè)計(jì)CPLD實(shí)現(xiàn)雙屏顯示液晶控制器的功能。