FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。可編程平臺(tái)具有靈活性高的突出特點(diǎn)，適用于廣泛的應(yīng)用領(lǐng)域。
Altera 1983年發(fā)明世界上第一款可編程邏輯器件，Xilinx首創(chuàng)了現(xiàn)場可編程邏輯陣列(FPGA)這一創(chuàng)新性的技術(shù)，并于1985年首次推出商業(yè)化產(chǎn)品。FPGA這一名字在1984年就已經(jīng)出現(xiàn)，至今已經(jīng)超過20年的時(shí)間，不過過去十多年時(shí)間內(nèi)FPGA并未受到太多的重視，原因是FPGA的功耗用電、電路密度、頻率效能、電路成本等都不如ASIC，在這十多年時(shí)間內(nèi)，F(xiàn)PGA多半只用在一些特殊領(lǐng)域，例如芯片業(yè)者針對(duì)新產(chǎn)品測試市場反應(yīng)，即便初期產(chǎn)品未達(dá)量產(chǎn)規(guī)模，也能先以FPGA制成產(chǎn)品測試。
半導(dǎo)體行業(yè)的領(lǐng)導(dǎo)者正在逐步發(fā)現(xiàn) 20nm 的價(jià)值，而且一些設(shè)計(jì)已經(jīng)正在進(jìn)行中。FPGA廠商看到了這個(gè)工藝節(jié)點(diǎn)所擁有的巨大潛力，因此也在不斷地探索新的方式,致力于通過 28nm 已經(jīng)建立且在 20nm 將繼續(xù)擴(kuò)展的創(chuàng)新技術(shù)持續(xù)發(fā)掘這些潛在的價(jià)值。
每一代硅片新技術(shù)既帶來了新機(jī)遇，也意味著挑戰(zhàn)，因此，當(dāng)設(shè)計(jì)系統(tǒng)時(shí)，需要重新審視最初所作出的成本和功耗決定。20 nm以及今后的硅片技術(shù)亦是如此。
Altera在20-nm制造節(jié)點(diǎn)的技術(shù)進(jìn)步主要是由硅片融合所推動(dòng)的，可編程收發(fā)器、多種數(shù)字處理類型的集成硬核邏輯功能、3D異構(gòu)集成電路的出現(xiàn)等關(guān)鍵發(fā)展也推動(dòng)了這一制造節(jié)點(diǎn)的進(jìn)步。
Altera在20nm工藝導(dǎo)入了三項(xiàng)新技術(shù)
一是可將芯片間的數(shù)據(jù)傳輸速度提高至40Gbps，而現(xiàn)行的28nm工藝FPGA為28Gbps。為了實(shí)現(xiàn)高速化，20nm工藝FPGA提高了收發(fā)器電路使用的晶體管性能，同時(shí)導(dǎo)入了根據(jù)在芯片間交換信號(hào)的波形來修正信號(hào)、改善信號(hào)干擾及衰減程度的電路技術(shù)。
二是配備浮點(diǎn)運(yùn)算性能達(dá)到5TFLOPS(每秒5萬億次浮點(diǎn)運(yùn)算)以下的可變精度DSP模塊。為了提高性能，將原來用軟件實(shí)現(xiàn)的DSP部分運(yùn)算處理改為了硬件操作。
三是異構(gòu)3D IC的應(yīng)用。
ALtera 20nm資料下載: 在20 nm通過技術(shù)創(chuàng)新繼續(xù)硅片融合 (PDF)
賽靈思20nm工藝技術(shù)創(chuàng)新
賽靈思并不是簡單地將現(xiàn)有的 FPGA 架構(gòu)遷移到新的技術(shù)節(jié)點(diǎn)上，而是力求引領(lǐng)多種 FPGA 創(chuàng)新，并率先推出了 All Programmable 3D IC 和 SoC。
賽靈思三大領(lǐng)域擴(kuò)展圖
All Programmable 20nm FPGA
核心 FPGA 器件將 20nm 工藝技術(shù)和 Xilinx 8 系列 FPGA 的一系列設(shè)計(jì)創(chuàng)新結(jié)合在一起。這些新一代的器件將單位功耗性價(jià)比再提升了50%，將存儲(chǔ)器帶寬和針對(duì)新一代業(yè)界領(lǐng)先系統(tǒng)優(yōu)化的收發(fā)器帶寬提高了兩倍。 第二代 All Programmable SoC
第二代 All Programmable SoC 包含一個(gè)多核異構(gòu)處理架構(gòu)。此架構(gòu)結(jié)合了處理系統(tǒng)和可編程邏輯間的更高帶寬，實(shí)現(xiàn)更高層次的可編程系統(tǒng)集成和性能，并顯著減少功耗。 第二代 All Programmable 3D IC
當(dāng)FPGA 技術(shù)與 All Programmable 3D IC 相結(jié)合，其價(jià)值的成倍提升已經(jīng)超越了通常意義上領(lǐng)先一代的范疇。通過結(jié)合不同類型的多芯片，相對(duì)前代產(chǎn)品而言，20nm 3D IC 不僅提供了集成式大容量存儲(chǔ)器 (integrated wide memory)，還將容量、系統(tǒng)級(jí)性能和收發(fā)器帶寬都提高了兩倍。
賽靈思三大領(lǐng)域擴(kuò)展圖
All Programmable 20nm FPGA核心 FPGA 器件將 20nm 工藝技術(shù)和 Xilinx 8 系列 FPGA 的一系列設(shè)計(jì)創(chuàng)新結(jié)合在一起。這些新一代的器件將單位功耗性價(jià)比再提升了50%，將存儲(chǔ)器帶寬和針對(duì)新一代業(yè)界領(lǐng)先系統(tǒng)優(yōu)化的收發(fā)器帶寬提高了兩倍。 第二代 All Programmable SoC
第二代 All Programmable SoC 包含一個(gè)多核異構(gòu)處理架構(gòu)。此架構(gòu)結(jié)合了處理系統(tǒng)和可編程邏輯間的更高帶寬，實(shí)現(xiàn)更高層次的可編程系統(tǒng)集成和性能，并顯著減少功耗。 第二代 All Programmable 3D IC
當(dāng)FPGA 技術(shù)與 All Programmable 3D IC 相結(jié)合，其價(jià)值的成倍提升已經(jīng)超越了通常意義上領(lǐng)先一代的范疇。通過結(jié)合不同類型的多芯片，相對(duì)前代產(chǎn)品而言，20nm 3D IC 不僅提供了集成式大容量存儲(chǔ)器 (integrated wide memory)，還將容量、系統(tǒng)級(jí)性能和收發(fā)器帶寬都提高了兩倍。
1）FPGA芯片內(nèi)部結(jié)構(gòu)圖
每一塊FPGA芯片都是由有限多個(gè)帶有可編程連接的預(yù)定義源組成來實(shí)現(xiàn)一種可重構(gòu)數(shù)字電路。FPGA芯片說明書中，包含了可編程邏輯模塊的數(shù)量、固定功能邏輯模塊（如乘法器）的數(shù)目及存儲(chǔ)器資源（如嵌入式RAM）的大小。FPGA芯片中還有很多其它的部分，但是以上指標(biāo)通常是為特定應(yīng)用選擇和比較FPGA時(shí)，最重要的參考指標(biāo)。在最底層，可配置邏輯模塊（如片或邏輯單元）有著兩種最基本的部件：觸發(fā)器和查找表（LUT）。這很重要，因?yàn)楦鞣NFPGA家族之所以各不相同，就是因?yàn)橛|發(fā)器和查找表組合的方式不同。例如，Virtex-II 系列的FPGA ，它的片具有兩個(gè)查找表和兩個(gè)觸發(fā)器，而Virtex-5 FPGA的片具有4個(gè)查找表和4個(gè)觸發(fā)器。查找表本身的結(jié)構(gòu)也可能各不相同（4輸入或6輸入）。
b. 可配置邏輯塊(CLB)
CLB是FPGA內(nèi)的基本邏輯單元。CLB的實(shí)際數(shù)量和特性會(huì)依器件的不同而不同（詳情）
典型的CLB結(jié)構(gòu)示意圖
d. 嵌入式塊RAM(BRAM)
大多數(shù)FPGA都具有內(nèi)嵌的塊RAM，這大大拓展了FPGA的應(yīng)用范圍和靈活性。（詳情）
e. 豐富的布線資源
布線資源連通FPGA內(nèi)部的所有單元，根據(jù)工藝、長度、寬度和分布位置的不同而劃分為4類不同的類別。（詳情）
f. 底層內(nèi)嵌功能單元
內(nèi)嵌功能模塊主要指DLL、PLL、DSP和CPU等軟處理核(SoftCore)�，F(xiàn)在越來越豐富的內(nèi)嵌功能單元，使得單片F(xiàn)PGA成為了系統(tǒng)級(jí)的設(shè)計(jì)工具。（詳情）
典型的DLL模塊示意圖
典型的CLB結(jié)構(gòu)示意圖
d. 嵌入式塊RAM(BRAM)
大多數(shù)FPGA都具有內(nèi)嵌的塊RAM，這大大拓展了FPGA的應(yīng)用范圍和靈活性。（詳情）
e. 豐富的布線資源
布線資源連通FPGA內(nèi)部的所有單元，根據(jù)工藝、長度、寬度和分布位置的不同而劃分為4類不同的類別。（詳情）
f. 底層內(nèi)嵌功能單元
內(nèi)嵌功能模塊主要指DLL、PLL、DSP和CPU等軟處理核(SoftCore)�，F(xiàn)在越來越豐富的內(nèi)嵌功能單元，使得單片F(xiàn)PGA成為了系統(tǒng)級(jí)的設(shè)計(jì)工具。（詳情）
典型的DLL模塊示意圖
c. 數(shù)字時(shí)鐘管理模塊(DCM)
業(yè)內(nèi)大多數(shù)FPGA均提供數(shù)字時(shí)鐘管理(Xilinx的全部FPGA均具有這種特性)。Xilinx推出最先進(jìn)的FPGA提供數(shù)字時(shí)鐘管理和相位環(huán)路鎖定。相位環(huán)路鎖定能夠提供精確的時(shí)鐘綜合，且能夠降低抖動(dòng)，并實(shí)現(xiàn)過濾功能。
典型的4輸入Slice結(jié)構(gòu)示意圖
g. 內(nèi)嵌專用硬核
內(nèi)嵌專用硬核是相對(duì)底層嵌入的軟核而言的，指FPGA處理能力強(qiáng)大的硬核(Hard Core)，等效于ASIC電路。（詳情）
擴(kuò)充知識(shí)（軟核、固核、硬核概念詳情）
典型的4輸入Slice結(jié)構(gòu)示意圖
g. 內(nèi)嵌專用硬核
內(nèi)嵌專用硬核是相對(duì)底層嵌入的軟核而言的，指FPGA處理能力強(qiáng)大的硬核(Hard Core)，等效于ASIC電路。（詳情）
擴(kuò)充知識(shí)（軟核、固核、硬核概念詳情）
3）FPGA應(yīng)用主要的3個(gè)方向
1、用于通信設(shè)備的高速接口電路設(shè)計(jì)，主要是用FPGA處理高速接口的協(xié)議，并完成高速的數(shù)據(jù)收發(fā)和交換。
2、可以稱為數(shù)字信號(hào)處理方向或者數(shù)學(xué)計(jì)算方向，因?yàn)楹艽蟪潭壬线@一方向已經(jīng)大大超出了信號(hào)處理的范疇。
3、SOPC方向，嚴(yán)格來說是屬于FPGA范圍內(nèi)的，只不過是利用FPGA的平臺(tái)搭建的一個(gè)嵌入式系統(tǒng)的底層硬件環(huán)境，在上面進(jìn)行軟件開發(fā)。（詳情）
2、可以稱為數(shù)字信號(hào)處理方向或者數(shù)學(xué)計(jì)算方向，因?yàn)楹艽蟪潭壬线@一方向已經(jīng)大大超出了信號(hào)處理的范疇。
3、SOPC方向，嚴(yán)格來說是屬于FPGA范圍內(nèi)的，只不過是利用FPGA的平臺(tái)搭建的一個(gè)嵌入式系統(tǒng)的底層硬件環(huán)境，在上面進(jìn)行軟件開發(fā)。（詳情）
