-
FPGA的圖像處理技術(shù)，你知道多少？
最近一段時(shí)間一直在研究基于FPGA的圖像處理，乘著這個(gè)機(jī)會(huì)和大家交流一下，自己也順便總結(jié)一下。主要是為了大家對(duì)用FPGA做圖像處理有個(gè)感性的認(rèn)識(shí)，如果真要研究的話就得更加深入學(xué)習(xí)了。本人水平有限，如有錯(cuò)誤，歡
-
CPLD在信號(hào)濾波和抗干擾中的應(yīng)用
1 濾波和抗干擾概述單片機(jī)應(yīng)用系統(tǒng)的輸入信號(hào)常含有種種噪聲和干擾，它們來自被測(cè)信號(hào)源、傳感器、外界干擾源等。為了提高測(cè)量和控制精度，必須消除信號(hào)中的噪聲和干擾。噪聲有兩大類：一類為周期性的;另一類為不規(guī)則
-
數(shù)顯定時(shí)電路
數(shù)顯定時(shí)電路
-
基于單片機(jī)的仰臥起坐計(jì)數(shù)器
摘要：仰臥起坐作為一種體能訓(xùn)練的方法，再加上它不受場(chǎng)地環(huán)境影響的優(yōu)點(diǎn)，成為非常適合社會(huì)大眾的簡(jiǎn)易運(yùn)動(dòng)方式。本設(shè)計(jì)將計(jì)算機(jī)軟、硬件技術(shù)溶為一體，以51單片機(jī)作為控制核心，達(dá)到對(duì)仰臥起坐的自動(dòng)計(jì)數(shù)。具體過程
-
無聲定時(shí)提醒器電路
電路工作原理：電源開關(guān)接通后，自動(dòng)復(fù)位電路工作，使各lC處于初始狀態(tài)。基準(zhǔn)信號(hào)發(fā)生電路8651B產(chǎn)生1/60 Hz的信垮，輸入計(jì)數(shù)器74HC192反向計(jì)數(shù)端。74HC192是可預(yù)置
-
程控分頻器（除法計(jì)數(shù)器）電路（n=114616）
程控分頻器（除法計(jì)數(shù)器）電路（n=114616）
-
非同步計(jì)數(shù)器電路及其信號(hào)波形
非同步計(jì)數(shù)器電路及其信號(hào)波形
-
由4個(gè)T觸發(fā)器構(gòu)成的計(jì)數(shù)器
由4個(gè)T觸發(fā)器構(gòu)成的計(jì)數(shù)器
-
調(diào)整單片機(jī)時(shí)鐘精度的解決方案
本文針對(duì)用單片機(jī)制作電子鐘或要求根據(jù)時(shí)鐘啟控的控制系統(tǒng)時(shí)，出現(xiàn)的校準(zhǔn)了的電子時(shí)鐘的時(shí)間竟然變快或是變慢了的情況而提出的一種解決方案?！ 纹瑱C(jī)應(yīng)用中，常常會(huì)
-
玻璃瓶計(jì)數(shù)器的光電轉(zhuǎn)換遙控電路
玻璃瓶計(jì)數(shù)器的光電轉(zhuǎn)換遙控電路
-
基于555定時(shí)器的籃球賽24s計(jì)時(shí)器設(shè)計(jì)方案
電子設(shè)計(jì)與仿真是電子技術(shù)基礎(chǔ)學(xué)習(xí)中的重點(diǎn)內(nèi)容，是將理論知識(shí)轉(zhuǎn)化為實(shí)踐能力的一個(gè)關(guān)鍵環(huán)節(jié)。文中針對(duì)數(shù)字電路綜合知識(shí)的實(shí)驗(yàn)要求，設(shè)計(jì)了籃球賽24 s計(jì)時(shí)器，并利用Multisim軟件進(jìn)行了仿真。1設(shè)計(jì)方案與電路組成籃
-
交通信號(hào)燈電路
交通信號(hào)燈電路
-
進(jìn)退機(jī)構(gòu)工作的控制梯形圖
進(jìn)退機(jī)構(gòu)工作的控制梯形圖
-
基于脈沖信號(hào)源的CPLD方法實(shí)現(xiàn)
單片機(jī)產(chǎn)生的脈沖信號(hào)源由于是靠軟件實(shí)現(xiàn)的，所以輸出頻率及步進(jìn)受單片機(jī)時(shí)鐘頻率、指令數(shù)和指令執(zhí)行周期的限制。文中介紹了一種以CPLD為核心的脈沖信號(hào)源，脈沖信號(hào)源的參數(shù)(頻率、占空比)由工控機(jī)通過I/O板卡設(shè)置，
-
基于Linux的嵌入式系統(tǒng)全程喂狗策略
引 言在嵌入式系統(tǒng)中，為了使系統(tǒng)在異常情況下能自動(dòng)恢復(fù)，一般都會(huì)引入看門狗電路?？撮T狗電路其實(shí)就是一個(gè)計(jì)數(shù)器。當(dāng)看門狗啟動(dòng)后，計(jì)數(shù)器開始自動(dòng)計(jì)數(shù)，經(jīng)過一定時(shí)間計(jì)數(shù)
-
基于DSP的車載導(dǎo)航系統(tǒng)硬件電路設(shè)計(jì)與實(shí)現(xiàn)
摘要 為解決車輛在行駛中對(duì)交通信息的了解，文中針對(duì)車載導(dǎo)航系統(tǒng)功能需求，設(shè)計(jì)了基于DSP芯片的車載導(dǎo)航系統(tǒng)，提出了一種基于TMS3 20C6713B的DSP處理器車載導(dǎo)航系統(tǒng)設(shè)計(jì)方案，介紹了系統(tǒng)的硬件設(shè)計(jì)和實(shí)現(xiàn)方法。該系
-
CPLD在雙軸位置檢測(cè)系統(tǒng)中的應(yīng)用
1 引言數(shù)控機(jī)床的加T精度主要南位置檢測(cè)系統(tǒng)的精度決定，位置檢測(cè)系統(tǒng)一般包括傳感器(旋轉(zhuǎn)變壓器，光電編碼器，光柵)、四倍頻鑒相電路、計(jì)數(shù)電路等，系統(tǒng)通過這些檢測(cè)電機(jī)的位移和速度，發(fā)出反饋信號(hào)，從而構(gòu)成閉環(huán)或
-
定量脈沖發(fā)生器電路
定量脈沖發(fā)生器電路
-
基于CPLD/FPGA的半整數(shù)分頻器的設(shè)計(jì)實(shí)例
1引言CPLD(ComplexprogrammableLogicDevice，復(fù)雜可編程邏輯器件)和FPGA(FieldprogrammableGatesArray，現(xiàn)場(chǎng)可編程門陣列)都是可編程邏輯器件，它們是在PAL、GAL等邏輯器件基礎(chǔ)上發(fā)展起來的。同以往的PAL、GAL相比，
-
采用555時(shí)基集成電路的時(shí)間累積電路
采用555時(shí)基集成電路的時(shí)間累積電路
15775802523
15775802523
15775802523
15775802523
15775802523
huanxf
oschinanet
jeakjiang
潛力變實(shí)力
w32m
快意恩仇
huihua001
yzdxzhangbo
zyx818102
dqly5
gaofei207
jinwandalaohu
lixiang69
fangmailbox
太陽(yáng)系的天體
