基于PLD的納秒級脈沖發(fā)生器

隨著電子技術的迅速發(fā)展，高速信號觸發(fā)源已經(jīng)廣泛應用于通訊、雷達等各種電子系統(tǒng)的測試和精確控制中。這就要求有一個穩(wěn)定性好、納秒上升沿、可控的脈沖發(fā)生器。但是，國內(nèi)至今還沒有合乎這些要求的商用脈沖發(fā)生器。即使在國際上普遍使用的加拿大生產(chǎn)的AVI-N型脈沖發(fā)生器也存在著幅度小、重復率低、易損壞等缺點。針對此現(xiàn)狀，設計一款高速脈沖信號發(fā)生器是非常有意義的。可編程邏輯器件(PLD)經(jīng)歷了PAL，GAL，CPLD和FPGA幾個發(fā)展階段，技術日趨成熟。采用VHDL語言對PLD進行編程設計具有更改靈活、調(diào)試方便、操作性強、系統(tǒng)可靠性高等眾多優(yōu)點，并有利于硬件設計的保護，防止他人對電路的分析、仿照。因此，利用PLD器件為核心構造高速脈沖信號發(fā)生器是一種有效的方法。

汽車發(fā)動機點火性能測試儀設計

汽車發(fā)動機的點火系統(tǒng)包括上百種電氣和機械零部件，生產(chǎn)線分布較廣，因此分布式間接監(jiān)控方式在點火系統(tǒng)的監(jiān)測與故障診斷系統(tǒng)中得到廣泛應用。發(fā)動機點火性能測試儀通過測量發(fā)動機的閉合角與分火角，對其分電器和點火

汽車發(fā)動機點火性能測試儀設計

汽車發(fā)動機的點火系統(tǒng)包括上百種電氣和機械零部件，生產(chǎn)線分布較廣，因此分布式間接監(jiān)控方式在點火系統(tǒng)的監(jiān)測與故障診斷系統(tǒng)中得到廣泛應用。發(fā)動機點火性能測試儀通過測量發(fā)動機的閉合角與分火角，對其分電器和點火

FPGA的多路可控脈沖延遲系統(tǒng)

采用數(shù)字方法和模擬方法設計了一種最大分辨率為O．15 ns級的多路脈沖延遲系統(tǒng)，可以實現(xiàn)對連續(xù)脈沖信號的高分辨率可控延遲；采用Flash FPGA克服了現(xiàn)有SRAM FPGA系統(tǒng)掉電后程序丟失的缺點，提高了系統(tǒng)反應速度。本系統(tǒng)適用于需要將輸入脈沖信號進行精確延遲來產(chǎn)生測試或控制用的連續(xù)脈沖信號場合，具有很強的適用性。

簡易函數(shù)信號發(fā)生器與計數(shù)器設計

簡易函數(shù)信號發(fā)生器與計數(shù)器設計

基于MCU+CPLD的相位差和頻率的測量方法研究及實現(xiàn)

基于MCU+CPLD的相位差和頻率的測量方法研究及實現(xiàn)

PVDF心音脈搏測量電路

圖所示為PVDF心音脈搏測量電路。該測量電路由單穩(wěn)態(tài)振蕩器(4538)、分頻器(4024)、脈沖發(fā)生器(ICM7555)、計數(shù)器(4040)、鎖存器(74HC513)、存儲器(ROM)、七段鎖存驅(qū)動器(7511)、七段數(shù)碼發(fā)光管等組成。圖(a)為PVDF心音

基于單片機的多周期完全同步測頻技術

頻率測量是電子測量中經(jīng)常遇到的問題，如何提高頻率測量的準確度是關鍵。通常采用的方法有低頻端測周高頻端測頻和多周期同步測量頻率。采用低頻端測周高頻端測頻時存在中界頻率測量誤差很大即測量死區(qū)問題，也就是說不論低端和高端測量準確度有多高，中界頻率測量誤差總是最大。

使用VHDL語言設計FPGA的幾個常見問題的探討

詳細討論了在MAX plusⅡ開發(fā)平臺下使用VHDL硬件描述語言設計現(xiàn)場可編程門陣列(FP-GA)時常見的三個問題：等占空比分頻電路、延時任意量的延時電路、雙向電路。