八進(jìn)制環(huán)形計(jì)數(shù)器

用計(jì)數(shù)器作定時(shí)器電路圖

MM58167B 總線型微處理系統(tǒng)實(shí)時(shí)時(shí)鐘源

1. 概述 MM58167B作為總線型微處理系統(tǒng)中的實(shí)時(shí)時(shí)鐘源，其內(nèi)部包括一個(gè)可尋址的實(shí)時(shí)計(jì)數(shù)器、56 bit片內(nèi)RAM和兩個(gè)輸出中斷，而且POWER DOWN引腳的有效信號(hào)可使芯片進(jìn)入省電工作模式。該芯片的時(shí)間基準(zhǔn)是一個(gè)32.768

帶計(jì)數(shù)器的鎖相環(huán)電路圖

C186任意進(jìn)制串行計(jì)數(shù)器的應(yīng)用線路圖

C186是任意進(jìn)制串行計(jì)數(shù)器,所謂任意進(jìn)制,即在進(jìn)行計(jì)數(shù)或分頻時(shí),不需外加門電路,依靠本身管腳引出線的適當(dāng)邏輯組合(反饋),可以實(shí)現(xiàn)2~16的任意一種進(jìn)制的計(jì)數(shù)和分頻.若

C183二進(jìn)制同步加法計(jì)數(shù)器的應(yīng)用線路圖

C183與C180基本上是一樣的,不同的僅是計(jì)數(shù)碼制不同,C180是2-10進(jìn)制,C183是四位二進(jìn)制.C183的管腳外引線排列和功用同C180(見圖)C183的真值表如表9.30所示,功能如31所示.

C182可預(yù)置數(shù)1/N計(jì)數(shù)器的應(yīng)用線路圖

C182可預(yù)置數(shù)1/N計(jì)數(shù)器基本上是一個(gè)減法計(jì)數(shù)器,均由四個(gè)"T"型觸發(fā)器和附加控制門組成,具有級(jí)連N個(gè)計(jì)數(shù)器而無需外接附加控制電路.1/N計(jì)數(shù)器包括同步減法計(jì)數(shù)器和"0"輸

C180 2-10進(jìn)制同步加法計(jì)數(shù)器的應(yīng)用線路圖

C180(CMOS)2-10進(jìn)制同步加法計(jì)數(shù)器由同步的四級(jí)D型觸發(fā)器組成.它的管腳外引線排列和功用如圖所示,C180 2-10進(jìn)制同步加法計(jì)數(shù)器的真值表如表9.23所示,它的功能如表9.24所示.從真值表和功能表可知,C180 2-10進(jìn)制同步加

T216 2-10進(jìn)制同步可預(yù)置計(jì)數(shù)器的應(yīng)用線路圖

T216是2-10進(jìn)制同步可預(yù)置計(jì)數(shù)器,它的電源電流ICC小于94MA,計(jì)數(shù)工作頻率約為10MHZ,CP到輸出的平均延遲時(shí)間小于45NS,T216管腳的外引線排列及功用如圖所示,T216真值表如表9.19所示,功能表如表9.20所示.

T214 2-16進(jìn)制同步可預(yù)置計(jì)數(shù)器的應(yīng)用電路圖

T214 2-16進(jìn)制同步可預(yù)置計(jì)數(shù)器,它主主要電參數(shù)是:電源電流ICC小于94MA,計(jì)數(shù)工作頻率FM>10MHZ,CP到輸出的平均延遲時(shí)間小于45NS.T214的管腳外引線排列及功用如圖所示.T214的真值表如15表所示,他的功能表如16表所示.我

T211 2-5-10進(jìn)制可預(yù)置計(jì)數(shù)器的應(yīng)用電路圖

T211計(jì)數(shù)器和T210計(jì)數(shù)器相比,在形成BCD-8421碼或5421碼計(jì)數(shù)輸出上完全一樣,但T211增加了四位數(shù)預(yù)置的功能.T211管腳的外引線排列及功用如圖所示.

T210 2-5-10進(jìn)制計(jì)數(shù)和減法計(jì)數(shù)的應(yīng)用電路圖

T210計(jì)數(shù)器(TTL)是異步計(jì)數(shù)器,它的內(nèi)部有四個(gè)觸發(fā)器,第一個(gè)觸發(fā)器有獨(dú)立的時(shí)鐘輸入CP1和輸出QA,其余三個(gè)觸發(fā)器以五進(jìn)方式相連,其時(shí)鐘輸入為CP2,輸出為QB,QC,QD.T210的管腳外引

利用CPLD實(shí)現(xiàn)數(shù)字濾波及抗干擾

利用CPLD實(shí)現(xiàn)數(shù)字濾波及抗干擾

控制驅(qū)動(dòng)VR的方法

　為減小導(dǎo)通損耗及反向恢復(fù)損耗，同步整流需要精確的時(shí)間控制電路，雖然已有幾種方法來產(chǎn)生控制信號(hào)，我們現(xiàn)在采用一種從反饋系統(tǒng)來有源控制的柵驅(qū)動(dòng)信號(hào)的定時(shí)系統(tǒng)。其關(guān)鍵優(yōu)點(diǎn)在于該電路將根據(jù)元件狀態(tài)的變化來特

基于FPGA的恒溫晶振頻率校準(zhǔn)系統(tǒng)的設(shè)計(jì)

摘 要: 為滿足三維大地電磁勘探技術(shù)對(duì)多個(gè)采集站的同步需求，基于FPGA設(shè)計(jì)了一種晶振頻率校準(zhǔn)系統(tǒng)。系統(tǒng)可以調(diào)節(jié)各采集站的恒溫壓控晶體振蕩器同步于GPS，從而使晶振能夠輸出高準(zhǔn)確度和穩(wěn)定度的同步信號(hào)。系統(tǒng)中

基于VHDL和FPGA的多種分頻的實(shí)現(xiàn)方法

基于VHDL和FPGA的多種分頻的實(shí)現(xiàn)方法

SRAM在網(wǎng)絡(luò)中的應(yīng)用

　　同步SRAM的傳統(tǒng)應(yīng)用領(lǐng)域是搜索引擎，用于實(shí)現(xiàn)算法。在相當(dāng)長的一段時(shí)間里，這都是SRAM在網(wǎng)絡(luò)中發(fā)揮的主要作用。然而，隨著新存儲(chǔ)技術(shù)的出現(xiàn)，系統(tǒng)設(shè)計(jì)師為SRAM找到了新的用武之地，如：NetFlow(網(wǎng)流)、計(jì)數(shù)器、統(tǒng)

SRAM在網(wǎng)絡(luò)中的應(yīng)用

SRAM在網(wǎng)絡(luò)中的應(yīng)用

高速任意波形發(fā)生器的設(shè)計(jì)

基于數(shù)字頻率合成技術(shù)給出一種高速任意波形發(fā)生器的設(shè)計(jì)方案，詳細(xì)介紹各個(gè)模塊的硬件電路設(shè)計(jì)以及MCU部分的軟件設(shè)計(jì)。該方案采用高速波形數(shù)據(jù)存儲(chǔ)器、高速D／A轉(zhuǎn)換器以及奇偶數(shù)據(jù)選擇電路，任意波形采樣速率可達(dá)200 MS／s，任意波形的最高輸出頻率可以達(dá)到50 MHz。針對(duì)不同的輸出波形，波形輸出電路采用七階橢圓濾波器以及高斯濾波器以減小波形失真。該方案具有輸出波形數(shù)據(jù)不丟失、輸出波形穩(wěn)定等特點(diǎn)。

ARM的等精度測(cè)頻在機(jī)組轉(zhuǎn)速測(cè)控中的應(yīng)用

傳統(tǒng)測(cè)量方法有2種，一種是測(cè)頻法(M 法)，是對(duì)被測(cè)信號(hào)在閘門時(shí)間(T—Nfo，N 個(gè)基準(zhǔn)信號(hào)脈沖的時(shí)間)內(nèi)的脈沖進(jìn)行計(jì)數(shù)(計(jì)數(shù)值為M)，被測(cè)信號(hào)的頻率為，誤差為 　　另一種是測(cè)周法(T法)，是在被測(cè)信號(hào)一個(gè)周期內(nèi)對(duì)