3.3.4.2可變?cè)鲆娣糯笃?/p>

由于在信號(hào)調(diào)理通道上使用了具有較大衰減的無(wú)源衰減網(wǎng)絡(luò)，為動(dòng)態(tài)調(diào)整A/D的采樣范圍，我們?cè)贏/D采樣模塊之前加入一個(gè)可變?cè)鲆娣糯笃?，以達(dá)到對(duì)微小信號(hào)或過(guò)大信號(hào)仍然能夠進(jìn)行采樣。我們選用了AD8369，AD8369是一種以分貝為單位的線性數(shù)字可變?cè)鲆娣糯笃?DVGA)，該芯片具有45dB的增益調(diào)節(jié)范圍，3dB步長(zhǎng)，工作頻率從低頻到400 MHz，20 MHz帶寬內(nèi)增益波動(dòng)小于0.1 dB.AD8369的增益控制是通過(guò)一個(gè)數(shù)字接口(串行或并行)實(shí)現(xiàn)的。

AD8369的內(nèi)部電路結(jié)構(gòu)由一個(gè)7階R-2R梯形電阻衰減網(wǎng)絡(luò)、固定增益放大器、3dB開(kāi)關(guān)衰減器、互補(bǔ)電流源輸出網(wǎng)絡(luò)、偏置電路、增益步進(jìn)控制電路和數(shù)字接口等部分組成。AD8369工作時(shí)，數(shù)字接口(并口或SPI串口)接收的4位二進(jìn)制增益控制代碼，其高3位用于控制跨導(dǎo)單元和梯形電阻衰減網(wǎng)絡(luò)，實(shí)現(xiàn)步長(zhǎng)6 dB、最大42 dB的增益調(diào)節(jié)，最低位用來(lái)控制3 dB開(kāi)關(guān)衰減器，并配合前面的電阻衰減網(wǎng)絡(luò)，最終實(shí)現(xiàn)在45 dB增益調(diào)節(jié)范圍內(nèi)，3 dB步長(zhǎng)的數(shù)字增益調(diào)節(jié)功能。AD8369的輸出電路采用兩對(duì)互補(bǔ)電流源的全差分形式，差分輸出阻抗200Ω。AD8369的電壓增益可以用(3-10)式計(jì)算：

式中RL是外接負(fù)載電阻，單位是歐姆;n是增益控制代碼，最小是0，最大是15.由圖3-14可知，當(dāng)增益控制代碼不變時(shí)，負(fù)載RL增大，則芯片的增益提高;當(dāng)負(fù)載電阻一定時(shí)，在整個(gè)45 dB增益調(diào)節(jié)范圍內(nèi)，AD8369的增益與增益控制代碼之間都能保持良好的，以分貝為單位的，3dB步進(jìn)的線性關(guān)系。

同時(shí)，AD8369在從低頻到400 MHz工作頻率范圍內(nèi)都能保持3dB步進(jìn)和相對(duì)較平坦的頻響特性。當(dāng)工作頻率低于300 MHz時(shí)，其噪聲系數(shù)基本可保證小于7 dB.由此可以滿足信號(hào)通道的要求。

3.3.4.3 A/D采樣

A/D轉(zhuǎn)換器是整個(gè)功率分析儀的重要組成部分之一，A/D轉(zhuǎn)換器作為將模擬量轉(zhuǎn)換為數(shù)字量的作用，可以將我們獲得的峰值電壓轉(zhuǎn)化為數(shù)字量，通過(guò)單片機(jī)讀人存儲(chǔ)器，通過(guò)功率和峰值電壓的線性關(guān)系，可以計(jì)算處理的到信號(hào)的功率。A/D轉(zhuǎn)換的基本原理是，它通常有四個(gè)環(huán)節(jié)：采樣，保持，量化，編碼。其中量化和編碼是必不可少的核心工作。采樣是指對(duì)輸入的模擬信號(hào)按一定的采樣速率f s即按一定的時(shí)間間隔進(jìn)行抽樣。采樣實(shí)質(zhì)就是對(duì)模擬信號(hào)進(jìn)行時(shí)間分隔，把連續(xù)的模擬量離散化，對(duì)采量速率要求f s≥2f min，即至少是模擬信號(hào)最低頻率的2倍以上。采樣得到的離散模擬電壓必須保持一段時(shí)間以保證量化和編碼工作的完成。量化是A/D轉(zhuǎn)換器的關(guān)鍵一步，是對(duì)采樣到的模擬信號(hào)進(jìn)行幅度分割，既在幅值上使其離散化。具體的做法是用足夠曉得標(biāo)準(zhǔn)單位一量化單位△來(lái)量度采樣值并取整數(shù)倍，量化誤差為±1△或±1/2△。量化取整所獲離散幅值通過(guò)編碼形成二進(jìn)制或BCD代碼的數(shù)字量輸出。A/D轉(zhuǎn)換器主要考慮的是轉(zhuǎn)換的精度和速度的問(wèn)題。由Dn = 2n /Vr*Ui(Dn為n維數(shù)據(jù)的輸出，Ui是輸入的模擬電壓，Vr為基準(zhǔn)電壓)?？芍?，位數(shù)越高轉(zhuǎn)化后的精度越高。根據(jù)我們需要達(dá)到的功率精度，我們可以選擇恰當(dāng)位數(shù)的A/D轉(zhuǎn)換器。采樣電路也是峰值功率測(cè)量的主要部分。其采樣速率直接影響了儀器所能獲取的最窄脈沖調(diào)制信號(hào)，其A/D轉(zhuǎn)換位數(shù)影響著功率測(cè)量精度，并且其性能的好壞對(duì)整個(gè)系統(tǒng)工作的穩(wěn)定性起著決定性作用。A/D采樣得到的數(shù)據(jù)存入FPGA中的FIFO中，然后傳給ARM芯片進(jìn)行計(jì)算處理。

本系統(tǒng)接收信號(hào)的最窄調(diào)制脈寬為400ns，由奈奎斯特采樣定理知采樣頻率必須大于被測(cè)信號(hào)最大頻率的兩倍，才能不失真的恢復(fù)原信號(hào)。但實(shí)際上以奈奎斯特頻率采樣很難獲得采樣精度的，所以通常是以信號(hào)頻率的5～10倍的頻率去采樣。為了能準(zhǔn)確地反映信號(hào)的大小，要求A/D采樣的采樣率不得低于12.5MHz.為保證其對(duì)輸入信號(hào)細(xì)致特征的捕獲能力，故暫選用8位的AD9480高速ADC.

此款A(yù)DC具有250msps轉(zhuǎn)換速率，同時(shí)保持±0.25LSB的微分線性誤差(DNL)即使工作在250M采樣率的情況下仍然僅有590 mW的較低功耗。AD9480支持多路分配的TTL/CMOS輸出邏輯和低電壓差分信號(hào)(LVDS)輸出，以便兼容現(xiàn)有的和下一代的專用集成電路(ASIC)。在CMOS多路分配模式下，AD9480可以交叉存儲(chǔ)模式或并行模式，并以半時(shí)鐘速率在兩個(gè)8位通道中移動(dòng)數(shù)據(jù)。當(dāng)工作在LVDS輸出模式時(shí)，AD9480通過(guò)單一輸出通道以全時(shí)鐘速率輸出數(shù)據(jù)。

這款8位AD9480 ADC除了支持LVDS輸出簡(jiǎn)化設(shè)計(jì)考慮，還具有46.4dB信噪比(SNR)和無(wú)失碼等特點(diǎn)。AD9480在-40℃～+85℃的整個(gè)工業(yè)溫度范圍內(nèi)提供±0.35LSB的DNL.該轉(zhuǎn)換器采用3.3V單電源供電并且包含一個(gè)內(nèi)部基準(zhǔn)電壓源和采樣跟蹤保持電路。AD9480與ADI公司的AD9041A高速ADC具有相同的引腳配置，允許設(shè)計(jì)工程師通過(guò)電路板修改升級(jí)其產(chǎn)品，從而降低系統(tǒng)開(kāi)發(fā)成本。在系統(tǒng)工作時(shí)，AD9480工作在LVDS輸出模式下，根據(jù)不同時(shí)基所提供的不同時(shí)鐘，以全時(shí)鐘速率采集數(shù)據(jù)。根據(jù)采樣定律，采樣率最高為250MHz的高速A/D轉(zhuǎn)換器，能夠滿足對(duì)信號(hào)頻率為50MHz以下信號(hào)的實(shí)時(shí)采集，由于檢波器AD8318的最小響應(yīng)時(shí)間為8ns，這使得AD8318對(duì)射頻脈沖的檢波能力為50MHz左右，故A/D采樣芯片采樣速度能夠滿足需要。

3.3.5控制電路的設(shè)計(jì)

3.3.5.1 ARM芯片簡(jiǎn)介及其外圍電路連接

LPC2138微控制器是基于一個(gè)支持實(shí)時(shí)仿真和嵌入式跟蹤的32位ARM7TDMI-S CPU，并帶有512kB嵌入的高速Flash存儲(chǔ)器。128位寬度的存儲(chǔ)器接口和獨(dú)特的加速結(jié)構(gòu)使32位代碼能夠在最大時(shí)鐘速率下運(yùn)行。對(duì)代碼規(guī)模有嚴(yán)格控制的應(yīng)用可使用16位Thumb模式將代碼規(guī)模降低超過(guò)30%，而性能的損失卻很小。

較小的封裝和很低的功耗使LPC2138特別適用于訪問(wèn)控制和POS機(jī)等小型應(yīng)用中;由于內(nèi)置了寬范圍的串行通信接口和32kB的片內(nèi)SRAM，它們也非常適合于通信網(wǎng)關(guān)、協(xié)議轉(zhuǎn)換器、軟件modem、語(yǔ)音識(shí)別、低端成像，為這些應(yīng)用提供大規(guī)模的緩沖區(qū)和強(qiáng)大的處理功能。多個(gè)32位定時(shí)器、2個(gè)10位8路的ADC、10位DAC、PWM通道、47個(gè)GPIO以及多達(dá)9個(gè)邊沿或電平觸發(fā)的外部中斷使它們特別適用于工業(yè)控制應(yīng)用以及醫(yī)療系統(tǒng)。

主要特性：

32位ARM7TDMI-S核，超小LQFP64封裝。

32kB的片內(nèi)靜態(tài)RAM和512kB的片內(nèi)Flash程序存儲(chǔ)器。128位寬度接口/加速器可實(shí)現(xiàn)高達(dá)60 MHz工作頻率。

通過(guò)片內(nèi)boot裝載程序?qū)崿F(xiàn)在系統(tǒng)編程/在應(yīng)用編程(ISP/IAP)。單個(gè)Flash扇區(qū)或整片擦除時(shí)間為400ms.256字節(jié)行編程時(shí)間為1ms.

EmbeddedICE RT和嵌入式跟蹤接口通過(guò)片內(nèi)RealMonitor軟件對(duì)代碼進(jìn)行實(shí)時(shí)調(diào)試和高速跟蹤。

2個(gè)8路10位的A/D轉(zhuǎn)換器，共提供16路模擬輸入，每個(gè)通道的轉(zhuǎn)換時(shí)間低至2.44us.

1個(gè)10位的D/A轉(zhuǎn)換器，可產(chǎn)生不同的模擬輸出。

2個(gè)32位定時(shí)器/外部事件計(jì)數(shù)器(帶4路捕獲和4路比較通道)、PWM單元(6路輸出)和看門狗。

低功耗實(shí)時(shí)時(shí)鐘具有獨(dú)立的電源和特定的32kHz時(shí)鐘輸入。

多個(gè)串行接口，包括2個(gè)16C550工業(yè)標(biāo)準(zhǔn)UART、2個(gè)高速I2C總線(400 kbit/s)、SPI和具有緩沖作用和數(shù)據(jù)長(zhǎng)度可變功能的SSP.向量中斷控制器?？膳渲脙?yōu)先級(jí)和向量地址。

小型的LQFP64封裝上包含多達(dá)47個(gè)通用I/O口(可承受5V電壓)。

多達(dá)9個(gè)邊沿或電平觸發(fā)的外部中斷管腳。

通過(guò)片內(nèi)PLL(100us的設(shè)置時(shí)間)可實(shí)現(xiàn)最大為60MHz的CPU操作頻率。

片內(nèi)集成振蕩器與外部晶體的操作頻率范圍為1～30 MHz，與外部振蕩器的操作頻率范圍高達(dá)50MHz.

低功耗模式：空閑和掉電。

可通過(guò)個(gè)別使能/禁止外部功能和外圍時(shí)鐘分頻來(lái)優(yōu)化功耗。

通過(guò)外部中斷或BOD將處理器從掉電模式中喚醒。

單電源，具有上電復(fù)位(POR)和掉電檢測(cè)(BOD)電路：

CPU操作電壓范圍：3.0V～3.6 V (3.3 V±10﹪)，I/O口可承受5V的電壓。

ARM7TDMI-S是一個(gè)通用的32位微處理器，它可提供高性能和低功耗。ARM結(jié)構(gòu)是基于精簡(jiǎn)指令集計(jì)算機(jī)(RISC)原理而設(shè)計(jì)的。指令集和相關(guān)的譯碼機(jī)制比復(fù)雜指令集計(jì)算機(jī)要簡(jiǎn)單得多。這樣使用一個(gè)小的、廉價(jià)的處理器核就可實(shí)現(xiàn)很高的指令吞吐量和實(shí)時(shí)的中斷響應(yīng)。[!--empirenews.page--]

由于使用了流水線技術(shù)，處理和存儲(chǔ)系統(tǒng)的所有部分都可連續(xù)工作。通常在執(zhí)行一條指令的同時(shí)對(duì)下一條指令進(jìn)行譯碼，并將第三條指令從存儲(chǔ)器中取出。

ARM7TDMI-S處理器使用了一個(gè)被稱為THUMB的獨(dú)特的結(jié)構(gòu)化策略，它非常適用于那些對(duì)存儲(chǔ)器有限制或者需要較高代碼密度的大批量產(chǎn)品的應(yīng)用。在THUMB后面一個(gè)關(guān)鍵的概念是“超精簡(jiǎn)指令集”。ARM7TDMI-S處理器基本上具有兩個(gè)指令集：標(biāo)準(zhǔn)32位ARM指令集與16位THUMB指令集。

THUMB指令集的16位指令長(zhǎng)度使其可以達(dá)到標(biāo)準(zhǔn)ARM代碼兩倍的密度，卻仍然保持ARM的大多數(shù)性能上的優(yōu)勢(shì)，這些優(yōu)勢(shì)是使用16位寄存器的16位處理器所不具有的。這是因?yàn)門HUMB代碼和ARM代碼一樣，在相同的32位寄存器上進(jìn)行操作。THUMB代碼僅為ARM代碼規(guī)模的65%，但其性能卻相當(dāng)于連接到16位存儲(chǔ)器系統(tǒng)的相同ARM處理器性能的160%.

如圖3-15所示，由于LPC2138芯片的高速、低功耗和低工作電壓導(dǎo)致其工作噪聲容限較低，對(duì)電源的紋波、瞬態(tài)響應(yīng)性能、時(shí)鐘源的穩(wěn)定性和電源監(jiān)控可靠性等方面也提出了更高的要求。

LPC2138可使用外部晶振或時(shí)鐘源，內(nèi)部PLL電路可調(diào)整系統(tǒng)時(shí)鐘，使系統(tǒng)運(yùn)行速度更快(CPU最大操作時(shí)鐘為60MHz)。倘若不使用片內(nèi)PLL功能及ISP下載功能，則外部晶振頻率范圍是1～30MHz，外部時(shí)鐘頻率范圍是1～50MHz;若使用片內(nèi)PLL功能或ISP下載功能，則外部晶振和外部時(shí)鐘頻率范圍均為10～25MHz.本設(shè)計(jì)使用了12MHz外部晶振，XTAL1和XTAL2為外部時(shí)鐘輸入腳，分別接12MHz無(wú)源晶震的兩端。由于LPC2138內(nèi)部已經(jīng)集成了反饋電阻，只需要在無(wú)源晶振的兩端各接一個(gè)電容就可以起振。根據(jù)LPC2138的芯片手冊(cè)查表可知，12MHz無(wú)源晶振的外接負(fù)載電容應(yīng)為18pF.此外，為了使系統(tǒng)更容易起振，在晶振的兩端并接了一個(gè)1MΩ的電阻。

RESET引腳是一個(gè)施密特觸發(fā)的復(fù)位端，帶有一個(gè)額外的干擾濾波器。復(fù)位干擾濾波器使處理器可以忽略非常短的外部復(fù)位脈沖，它決定了RESET保證LPC2138芯片復(fù)位所必須保持的最短時(shí)間不得小于300ns.在本系統(tǒng)中，LPC2138上電后即開(kāi)始工作，中間不需要進(jìn)行復(fù)位。而且為了保證系統(tǒng)的穩(wěn)定性，要求LPC2138在工作過(guò)程中不得復(fù)位。因此本系統(tǒng)的復(fù)位電路采用了專用微處理器電源監(jiān)控芯片SP708S，以提高系統(tǒng)的穩(wěn)定性。MR是SP708S的復(fù)位脈沖輸入腳，當(dāng)MR引腳上出現(xiàn)低電平時(shí)，SP708S立即輸出復(fù)位信號(hào)，RESET引腳輸出低電平使LPC2138復(fù)位。根據(jù)系統(tǒng)實(shí)際要求，現(xiàn)將MR引腳懸空，不接任何復(fù)位信號(hào)，系統(tǒng)上電后，SP708S的RESET引腳即輸出恒為高(3.3VCC)，保證系統(tǒng)在整個(gè)工作過(guò)程中不復(fù)位。

LPC2138的47個(gè)IO口被分為二組(P0口，P1口)，P0組有31個(gè)，P1組有16個(gè)，均可通過(guò)設(shè)置相應(yīng)的管腳功能選擇寄存器來(lái)實(shí)現(xiàn)第二功能。本設(shè)計(jì)中，LPC2138與器件的連接采用雙向I/O方式，將P0口和P1口設(shè)為普通I/O接口，利用P0口的16個(gè)I/O口作為數(shù)據(jù)/地址線(低8位數(shù)據(jù)/地址復(fù)用，高8位為地址線)。雖然整個(gè)系統(tǒng)中的數(shù)據(jù)最寬為12位(12位的A/D采樣數(shù)據(jù))，但是由于選用了8位A/D芯片AD9480，所以數(shù)據(jù)輸入輸出線也相應(yīng)的設(shè)為8位寬(P0.8～P0.15)，LPC2138提供I 2 C總線和串行總線，但在系統(tǒng)實(shí)際設(shè)計(jì)中，我們利用通用I/O口模擬總線傳輸方式，利用P0.27～P0.30模擬ARM的讀寫控制WR，RD以及ALE，CS.

JTAG接口電路采用ARM公司提出的標(biāo)準(zhǔn)20腳JTAG仿真調(diào)試接口，JTAG信號(hào)的定義及與LPC2138的連接電路如圖3-15所示。LPC2138支持通過(guò)JTAG串行端口進(jìn)行仿真和調(diào)試。跟蹤端口允許跟蹤程序的執(zhí)行。調(diào)試和跟蹤功能只在GPIO的P1口復(fù)用。這意味著當(dāng)應(yīng)用在嵌入式系統(tǒng)內(nèi)運(yùn)行時(shí)，位于P0口的所有通信、定時(shí)器和接口外設(shè)在開(kāi)發(fā)和調(diào)試階段都可用。同時(shí)，ARM的P1.16～P1.23口通過(guò)連接JTAG插座，外接控制鍵盤。

3.3.5.2 D/A轉(zhuǎn)換電路

本設(shè)計(jì)系統(tǒng)中D/A轉(zhuǎn)換電路輸出主要用于調(diào)整通道直流偏置以及為比較器提供外部參考電壓。D/A轉(zhuǎn)換器的轉(zhuǎn)換精度決定了通道偏置調(diào)整的步進(jìn)的最小值，同時(shí)也決定了外部觸發(fā)器的工作精度。因此，應(yīng)當(dāng)根據(jù)系統(tǒng)的需要選擇適當(dāng)位數(shù)的D/A轉(zhuǎn)換器。本設(shè)計(jì)采用TI公司的4通道，8位D/A轉(zhuǎn)換器TLC5620.其特性如下：

四路8位電壓輸出D/A轉(zhuǎn)換器;

5V單電源工作;

串行總線接口;

高阻抗參考電壓輸入;

可編程1至2倍輸出范圍;

可方便地同時(shí)輸出更新;

內(nèi)部上電復(fù)位;

低功耗;

半緩沖輸出。

本設(shè)計(jì)中，TLC5620的外圍連接電路如圖3-16所示。圖中，REFA～REFD為參考電壓輸入端，這里均接到一個(gè)穩(wěn)定的2.5V電源上。TLC5620輸出信號(hào)(DACA～DACD)的電壓范圍可編程選擇為參考電壓的一倍或兩倍。LOAD、CLK、DATA為TLC5620的串行總線接口，通過(guò)這三根總線可對(duì)TLC5620編程實(shí)現(xiàn)數(shù)字控制。本設(shè)計(jì)中這三根總線與FPGA相連，實(shí)現(xiàn)由FPGA控制TLC5620相應(yīng)通道的輸出電壓。

此外，TLC5620的信號(hào)輸出端帶有施密特觸發(fā)器，從而使信號(hào)輸出端(DACA～DACD)具有較高的噪聲抑制能力。為了進(jìn)一步減小控制電壓上的噪聲，本設(shè)計(jì)中還在每個(gè)輸出端DACA～DACD各加了一個(gè)0. 1μF的電容進(jìn)行濾波。由圖3-18可以看出，TLC5620的通道A和通道B分別被用來(lái)作為信號(hào)通道偏置調(diào)整和外部比較器的比較電平，還需要在這兩個(gè)通道的輸出各加一級(jí)運(yùn)放使其輸出V G1和V G2能夠在-2.5V～2.5V之間調(diào)整，本設(shè)計(jì)選擇雙通道的運(yùn)放TL072.其負(fù)向輸入端接2.5V，在TL072的兩路輸出端均加了33μF和10μF的電容對(duì)此增益控制電壓進(jìn)行濾波，濾波后的電壓分別送去信號(hào)通道和比較器。