SiSoft SANDRA數(shù)據(jù)庫中已經(jīng)出現(xiàn)了進(jìn)行測試雙路AMD Rome工程試樣平臺(tái)，編號(hào)2S1404E2VJUG5_20/14_N，即64核心、基礎(chǔ)頻率1.4GHz、加速2.0GHz。

因?yàn)楸挥幸庀拗?，頻率和跑分參考價(jià)值不大。緩存方面，32MB二級(jí)緩存(64×512KB)、128MB三級(jí)緩存，每CCX共享16MB三緩，64核就是128MB。

本月初，AMD正式揭曉了代號(hào)“Rome”(羅馬)的第二代EPYC霄龍?zhí)幚砥鳎虻谝豢畈捎?nm工藝的數(shù)據(jù)中心處理器，基于全新的Zen 2架構(gòu)，單顆擁有最多64個(gè)物理核心(128個(gè)邏輯核心)，比第一代翻番，并特別設(shè)計(jì)了一個(gè)14nm I/O Die負(fù)責(zé)超多核心高速互連。

Rome EPYC正在客戶驗(yàn)證階段，將在明年按時(shí)發(fā)布，并且已經(jīng)贏得了至少兩套超級(jí)計(jì)算機(jī)的訂單，其中德國的會(huì)配備一萬顆64核心。

據(jù)悉，7nm Zen 2架構(gòu)除了新工藝主要變化包括：CPU核心執(zhí)行增強(qiáng)、更深入的安全增強(qiáng)、模塊化設(shè)計(jì)靈活配置并降低制造難度。Zen 2實(shí)現(xiàn)了兩倍于第一代的吞吐能力，這主要得益于執(zhí)行流水下的改進(jìn)、浮點(diǎn)單元和載入存儲(chǔ)單元的翻番、核心密度的翻番、每操作功耗的減半。

不過注意，CPU Die部分用的是7nm工藝， I/O Die部分則還是14nm，因?yàn)楹笳叽蟛糠侄际悄M電路，對新工藝并不敏感，即便上了7nm也不會(huì)帶來集成度、性能、功耗的明顯改善，成本卻會(huì)明顯增加，所以采用了這種混合工藝模塊組合。

AMD還首次確認(rèn)，Zen 4架構(gòu)已經(jīng)在設(shè)計(jì)中，將在7nm+ Zen 3之后面世，時(shí)間上估計(jì)至少會(huì)在2021年。