互補式金屬氧化物半導(dǎo)體(CMOS)微縮并未結(jié)束，隨著工藝掌控能力的提升，將可看到持續(xù)的進(jìn)展。

在美國舊金山舉行的“電子復(fù)興計劃(Electronics Resurgence Initiative;ERI)”會議中針對摩爾定律(Moore's Law)進(jìn)行討論，當(dāng)時的結(jié)論是摩爾定律已死——摩爾定律萬歲!

但進(jìn)一步探討當(dāng)時的討論內(nèi)容時，需要先對所謂的摩爾定律進(jìn)行了解。

Gordon Moore在1965年最初觀察到，當(dāng)更多功能(functions)整合到集成電路(IC)時，每個功能的單位成本(cost per function)會降低。首先，此觀察的根基來自經(jīng)濟(jì)學(xué)效益，即使基礎(chǔ)技術(shù)和進(jìn)步速度不斷提升，其本質(zhì)仍維持不變。

Moore并未對效能部分進(jìn)行觀察。為此，轉(zhuǎn)而參考Robert Dennard和Fred Pollack的說法。Dennard在1974年觀察到，如果以正確的速率縮放功能和電壓，隨著晶體管變小，尺寸、頻率和功率方面也會得到改善。英特爾(Intel)的Pollack發(fā)現(xiàn)，當(dāng)微處理器的復(fù)雜度提升一倍時，性能將提升2的平方(即四倍)。 根據(jù)這些理論，可以構(gòu)建一個包括價格、整合和效能的用戶價值三角關(guān)系圖(圖1)。

圖1 價格、整合及效能的用戶價值關(guān)系圖。

那么，當(dāng)人們說摩爾定律已經(jīng)失效時，那是代表甚么意思?它們通常不是指摩爾定律(經(jīng)濟(jì)學(xué)層面)本身。

首先，當(dāng)人們感嘆中央處理器(CPU)核心頻率不再像90年代那樣一直提升時，其實指的是Dennard縮放定律(Dennard Scaling)。我們雖然從未完全遵循此定律，但在90年代的發(fā)展最能符合此定律。

第二點，當(dāng)人們感嘆計算機速度無法更快，這與Pollack對于處理器的觀察有關(guān)，但并未考慮到網(wǎng)絡(luò)或內(nèi)存限制所造成的問題。大部分的架構(gòu)受限于內(nèi)存，然而許多日常需要處理的工作卻受限于網(wǎng)絡(luò)，打造速度更快的處理器只會產(chǎn)生增量增益(incremental gains)。

第三個論點并未包含在三角關(guān)系圖中，而是與經(jīng)濟(jì)學(xué)有關(guān)：先進(jìn)的設(shè)計會增加成本。有些公司無法采用新的設(shè)計，因為價格太高，并且可能導(dǎo)致所謂的「我們并不需要這些創(chuàng)新設(shè)計」的想法。

在2000年代初期就已開始出現(xiàn)這些論點，而當(dāng)時，技術(shù)開發(fā)者忽略這些觀點而持續(xù)進(jìn)行開發(fā)，以下是這十年進(jìn)展中的一個例子：將客制化微波爐大小的計算機系統(tǒng)縮小到大型平裝書的尺寸，且此新系統(tǒng)的效能優(yōu)于舊系統(tǒng)(圖2)!透過整合創(chuàng)造了經(jīng)濟(jì)價值，即為摩爾定律的精髓，盡管Dennard縮放定律已經(jīng)終結(jié)，功耗與效能比仍持續(xù)改進(jìn)。

圖2 將微波爐大小的計算機系統(tǒng)縮小到大型平裝書的尺寸，效能還優(yōu)于舊系統(tǒng)，即為摩爾定律的精髓。(來源：https://www.techpowerup.com/reviews/Intel/SkullCanyonNUC/6.html)

關(guān)于摩爾定律的未來發(fā)展，采用圖3來表達(dá)。

圖3 摩爾定率的未來=CMOS微縮+3D工藝+創(chuàng)新功能(Novel functions)，未來產(chǎn)品演進(jìn)=異質(zhì)系統(tǒng)+創(chuàng)新數(shù)據(jù)處理架構(gòu)。

CMOS微縮并未結(jié)束，隨著提升工藝掌控的能力，將可看到持續(xù)的進(jìn)展。工藝受到物理方面的限制不大，而是在于產(chǎn)出大量高精密產(chǎn)品的能力不足。這很困難，但期望能堅持下去。

英特爾從發(fā)展22納米節(jié)點的三閘極晶體管(FinFET工藝)開始轉(zhuǎn)向3D工藝。舉個更好的例子是，英特爾在5月發(fā)表了一個96層、x4(4bit-per-cell)NAND flash內(nèi)存，每個晶粒(die)可以封裝高達(dá)1Tb的信息。這是一個真正的后Dennard縮放定律的例子，在不進(jìn)行特征縮放(feature scaling)的情況下，增加晶粒封裝的功能。再過一段時間，預(yù)期將有更多邏輯IC采用3D工藝。

英特爾有一些頗具前景的研究項目，像是穿隧式晶體管(tunnel FET)和鐵電材料，它們能大幅提高功率性能比，然而，它們并不能輕易地替代CMOS。因此，希望透過異質(zhì)整合的方式，可能以堆棧層方式(as layers)，結(jié)合縮放CMOS的優(yōu)點，以及這些新項目(技術(shù))提供的新功能來達(dá)到目的。

隨著數(shù)據(jù)的數(shù)量和類型快速增加，希望能因應(yīng)未來新型態(tài)的數(shù)據(jù)處理市場，快速地建立起創(chuàng)新架構(gòu)。以異質(zhì)架構(gòu)來進(jìn)行，不僅能提升處理速度，也可整合來自多個團(tuán)隊的小芯片(chiplet)。

整合內(nèi)存和運算方式的新架構(gòu)可作為后Pollack定律在數(shù)據(jù)處理方面的說明，像是英特爾的神經(jīng)形態(tài)研究芯片Loihi就是一個例子。人工智能(AI)在運作時，通常采用不同的內(nèi)存存取模式，因此可采用與傳統(tǒng)的軟件工作方式不同的數(shù)據(jù)處理結(jié)構(gòu)。

綜合以上結(jié)論，期望摩爾定律的經(jīng)濟(jì)效益能持續(xù)下去，即使有些部份與當(dāng)時摩爾觀察的有所不同。事實上，不需要被這些論點所影響，而應(yīng)該在未來50年內(nèi)不斷地發(fā)展出越來越好的產(chǎn)品。