隨著數(shù)字集成電路（IC）的設(shè)計變得更加復(fù)雜，驗證其功能的工作也越來越復(fù)雜了。在能被設(shè)計的門電路數(shù)量和能在合理時間內(nèi)被驗證的門電路數(shù)量之間一直存在差距，而這些年來，EDA廠商們在縮小這種差距方面幾乎無所作為。
要點(diǎn)
●加快的速度是RTL仿真的10至50倍。
●新仿真方法的速度是RTL仿真的1000至5000倍。
●FPGA原型的速度可以達(dá)到RTL仿真的10,000倍。
●EDA廠商目前提供可簡化構(gòu)建原型的分區(qū)軟件。
●多家廠商提供FPGA原型構(gòu)建電路板，價格比自建的更便宜。


--------------------------------------------------------------------------------
僅就驗證設(shè)計而言，通常要占用集成電路（IC）設(shè)計師們多達(dá)60%至80%的工作時間，而且這個比例還在不斷上升。為了幫助完成驗證，很多設(shè)計機(jī)構(gòu)已轉(zhuǎn)向硬件輔助驗證來構(gòu)建設(shè)計原型。電路試驗板是第一種硬件原型制作形式，并且在復(fù)雜化和流行程度方面一直在提高。CollettInternational(www.collett.com)和Deepchip.com(www.deepchip.com)的調(diào)查表明：30%至40%的ASIC項目涉及原型制作。現(xiàn)在可以利用現(xiàn)成的FPGA來構(gòu)建自己的包含數(shù)百萬門電路的原型，然而對于大型設(shè)計或復(fù)雜設(shè)計，也許就需要購買預(yù)先設(shè)計的原型系統(tǒng)，或者，在經(jīng)費(fèi)允許的情況下，租借或購買仿真加速器或電路內(nèi)置仿真器。構(gòu)建、租借或購買的決定取決于若干因素，其中包括所要求的時鐘速度、容量、功能、成本、系統(tǒng)設(shè)計技能以及必須驗證設(shè)計的時間（參考文獻(xiàn)1）。
原型構(gòu)建系統(tǒng)

設(shè)計師和廠商們表示，制作ASIC和SoC（單片系統(tǒng)）原型在本質(zhì)上是向后邁出的一步——一些人半開玩笑地稱之為將SoC變成了SoB（單板系統(tǒng)）。在構(gòu)建原型系統(tǒng)的過程中，一些設(shè)計師利用各種分立元件、既有的ASIC和提供新功能的FPGA的組合來重建其ASIC的功能。而另一些設(shè)計師則構(gòu)建甚至購買將設(shè)計方案編程到主板中的快速原型設(shè)計系統(tǒng)。主板上容納了一組FPGA和子板，用來連接成獨(dú)特的功能或更大的系統(tǒng)。

工程師們可以設(shè)計或購買運(yùn)行速度接近250MHz的ASIC原型構(gòu)件系統(tǒng)，這個性能水平在某些情況下接近最終芯片的運(yùn)行速度。這類原型系統(tǒng)比那些最高頻率為2MHz的商用仿真器快得多，比RTL仿真器快110倍。利用快速ASIC原型構(gòu)件系統(tǒng)，設(shè)計師可以在系統(tǒng)環(huán)境中測試設(shè)計的功能，或者也可以進(jìn)一步進(jìn)行嵌入式軟件的開發(fā)。

當(dāng)然，由于設(shè)計師們很難在這樣的系統(tǒng)中查明系統(tǒng)缺陷的確切位置，ASIC原型的缺點(diǎn)是難以調(diào)試。各設(shè)計機(jī)構(gòu)把基于仿真的廣泛驗證作為原型的基礎(chǔ)。MIPSTechnologies公司利用幾乎各種基于硬件的加速來驗證新型微處理器內(nèi)核設(shè)計，同時幫助客戶集成內(nèi)核（見附文《MIPS無所不用》）。

自建原型系統(tǒng)

目前，從頭構(gòu)建原型系統(tǒng)在某些方面比過去更容易了，而在另一些方面則更難了。當(dāng)今FPGA的巨大容量和速度等級使得用戶能夠制作數(shù)百萬門ASIC設(shè)計方案的原型。近年來，通過提供工具幫助工程師分割A(yù)SIC設(shè)計并將分割的模塊編排到FPGA陣列中，Synplicity和Synopsys等EDA公司已使原型設(shè)計工作變得容易了。目前，ASIC原型構(gòu)建軟件的商品化已經(jīng)刺激了快速原型業(yè)務(wù)，并使其成為了CadenceDesignSystems和MentorGraphics等傳統(tǒng)仿真廠商的更強(qiáng)大的競爭對手。各廠商，特別是那些提供現(xiàn)成原型系統(tǒng)的廠商表示：那些考慮制造或購買原型的單位面臨的一個大問題是——是否有時間、額外的擁有印制電路板設(shè)計和系統(tǒng)設(shè)計技能的工程人員以及預(yù)算來自行構(gòu)建原型系統(tǒng)？

DiniGroup的ASIC原型構(gòu)建公司總裁MikeDini強(qiáng)烈建議：購買快速原型產(chǎn)品比從頭構(gòu)建更便宜。Dini在10年前是一名ASIC和FPGA設(shè)計顧問，由于當(dāng)時需要一些驗證工具，因此他開始構(gòu)建原型電路板。他目前已經(jīng)放棄了設(shè)計服務(wù)，轉(zhuǎn)向了ASIC原型構(gòu)建領(lǐng)域中一項蓬勃發(fā)展的業(yè)務(wù)。多家廠商目前都提供這類原型系統(tǒng)（表1）。Dini說：“我們在仿真領(lǐng)域的競爭對手說我們只是提供一堆FPGA而已。我并不把它當(dāng)作是一種侮辱。這就是我做的事情。我把數(shù)量極大的一堆FPGA放在電路板上，把它們組裝在一起并進(jìn)行調(diào)試，并把它們以比你自己制造更便宜的價格賣給你?！彼硎荆涸蜆?gòu)件的價值可能無法衡量，但是，組裝一塊你在項目結(jié)束后可能會丟棄的專用電路板，可能會很浪費(fèi)。他建議用戶創(chuàng)建專門功能的子板，并從快速原型構(gòu)建廠商那里購買原型系統(tǒng)的FPGA部件（見附文《購買理由》）。

表一,快速原型系統(tǒng),加速器,仿真器,供應(yīng)商:



點(diǎn)擊看原圖




Dini等人表示：即使借助Synplicity和Synopsys等公司的自動分區(qū)軟件，自己構(gòu)建一個配備3塊以上FPGA的系統(tǒng)也可能很快變成一個噩夢，特別是如果你不熟悉印制電路板設(shè)計（盡管EDA廠商聲稱印制電路板設(shè)計不難，但它依然是一項艱巨任務(wù)）時，情況更是如此。Dini說：“原型是一個關(guān)于‘是做還是買’的決定。如果采用擁有700根引腳的較大封裝，那么在一塊板上放置一片VirtexFPGA沒什么問題，但是如果要放置2、3或16片的話，在設(shè)計、構(gòu)建和測試上就會有很大的困難。例如，兩片700引腳FPGA對于印制電路板自動布線器來說就太多了，因此必須做很多手工工作。使基于FPGA的自制ASIC原型變得復(fù)雜的困難臨界值大約是3。兩片還不算困難，但是當(dāng)你開始實施3片F(xiàn)PGA時，你就必須開始檢查層數(shù)，檢查各種部件在印制電路板中如何連接?！彼赋觯含F(xiàn)代的FPGA非常適合于自動分區(qū)軟件，并且多數(shù)快速原型構(gòu)建廠商都定制各自的系統(tǒng)，以便配合Synplicity公司的Certify等產(chǎn)品。