“技術(shù)經(jīng)濟(jì)”挑戰(zhàn)是一種技術(shù)趨勢(shì)與經(jīng)濟(jì)趨勢(shì)的獨(dú)特組合，它催生了IC設(shè)計(jì)人員的模擬混合信號(hào)(AMS)驗(yàn)證需求。目前設(shè)計(jì)師能達(dá)到的設(shè)計(jì)集成度非常驚人。系統(tǒng)級(jí)功能的整合要求設(shè)計(jì)人員開(kāi)發(fā)系統(tǒng)級(jí)專業(yè)技術(shù)，而且要覆蓋廣泛的IC設(shè)計(jì)領(lǐng)域。

針對(duì)每個(gè)領(lǐng)域的各種電路仿真技術(shù)經(jīng)過(guò)長(zhǎng)足發(fā)展已經(jīng)可以高效地驗(yàn)證和表征各個(gè)模塊，但設(shè)計(jì)人員還需要了解這些集成模塊如何影響在同一顆IC上的相鄰模塊的性能。為了盡量降低功耗，這些模塊將被復(fù)雜的電源管理方案所監(jiān)視和調(diào)整。上市時(shí)間壓力和高成本的再流片迫切需要可預(yù)測(cè)的AMS驗(yàn)證方法和覆蓋全部IC設(shè)計(jì)領(lǐng)域的電路仿真技術(shù)。

設(shè)計(jì)師必須確信電路能夠滿足廣泛的工藝、電壓和溫度拐點(diǎn)方面的規(guī)范要求。每種操作模式的可能工藝拐點(diǎn)數(shù)量正在穩(wěn)步增加。設(shè)計(jì)師需要采用數(shù)控模擬設(shè)計(jì)方法來(lái)監(jiān)視和微調(diào)制造后的電路性能，以減少工藝變化帶來(lái)的影響。

當(dāng)前AMS時(shí)代的SoC有許多種不同的操作模式，對(duì)這些模式必須逐個(gè)驗(yàn)證以確保模塊在正確的電源下加電和斷電，并處于正確的狀態(tài)。電源管理驗(yàn)證需要通過(guò)檢查來(lái)監(jiān)視單個(gè)模塊何時(shí)斷電，以便不發(fā)生功耗泄漏。設(shè)計(jì)師必須檢查正確的電源連接，并確認(rèn)不存在浪費(fèi)路徑。這些額外的任務(wù)如果單用仿真完成會(huì)很耗時(shí)間，并且很難。因此需要一種能夠在瞬態(tài)仿真期間自動(dòng)執(zhí)行這些任務(wù)的解決方案。

保持產(chǎn)品生命期成本受控是半導(dǎo)體公司每天都要面臨的經(jīng)濟(jì)問(wèn)題。數(shù)字驗(yàn)證已經(jīng)發(fā)展成為一種使用SystemVerilog斷言的形式化驗(yàn)證方法。業(yè)界正在研究將AMS擴(kuò)展定義到SystemVerilog，并定義模擬等效斷言。AMS驗(yàn)證需求受得了許多“技術(shù)經(jīng)濟(jì)”趨勢(shì)的影響，建立在模擬斷言基礎(chǔ)上的AMS驗(yàn)證方法需要支持完整的電路仿真解決方案以降低產(chǎn)品生命期成本。