雖然新的NVM技術(shù)將成為未來(lái)幾年的主流，但NAND閃存不太可能“一統(tǒng)江山”，因?yàn)樾碌腘VM介質(zhì)可能需要幾年的時(shí)間才能匹配NAND閃存的價(jià)格。NAND閃存所面臨的困境是由于技術(shù)方面的限制。
隨著技術(shù)的不斷發(fā)展，廠(chǎng)商正不斷縮小其工藝制程，幾年之間，NAND閃存就從90nm發(fā)展到目前的20nm工藝制程。目前所知的鋪設(shè)電路的方式為光刻，大多數(shù)廠(chǎng)商所制作的20nm-40nm閃存大多采用的是光刻技術(shù)。
其工藝制程越小，也就意味著NAND閃存所能存放的數(shù)據(jù)量越大。25nm制程的硅單元，比人體頭發(fā)還要細(xì)3000倍。隨著工藝制程的不斷縮小，這些存儲(chǔ)數(shù)據(jù)的硅單元之間的間隔也越來(lái)越小。由于間隔越來(lái)越薄，就會(huì)有更多的電子干擾或“noise”，造成數(shù)據(jù)錯(cuò)誤，這就需要更為復(fù)雜的糾錯(cuò)碼(ECC)。信噪比是指閃存控制器可讀取的數(shù)據(jù)量與“noise”數(shù)據(jù)量的比值。
基于硬件的信號(hào)解碼處理開(kāi)銷(xiāo)是比較高的，一些NAND閃存供應(yīng)商配備了7.5%的備用區(qū)以用于ECC。增加ECC硬件解碼功能，不僅進(jìn)一步增加了系統(tǒng)開(kāi)銷(xiāo)，同時(shí)信噪比的提高也降低了NAND閃存的有效性。
有業(yè)內(nèi)人士預(yù)測(cè)，NAND閃存工藝制程一旦低于10nm，就無(wú)法制造出更高密度、更大容量的產(chǎn)品，而相反，新的NVM介質(zhì)將擁有更大的潛力。