2011年10月26日，Xilinx正式在全球同時(shí)宣布其擁有2百萬(wàn)LE（邏輯單元）的Virtex-7 2000T已經(jīng)可以向全球客戶(hù)提供樣片。賽靈思亞太區(qū)銷(xiāo)售及市場(chǎng)總監(jiān)張宇清表示：“我們已經(jīng)向早期客戶(hù)提供了數(shù)千片Virtex-7 2000T 28nm FPGA樣片，包括美國(guó)的一家無(wú)線(xiàn)通信芯片供應(yīng)商和日本一家裸眼3DTV芯片供應(yīng)商，而且我們現(xiàn)在手里還有充足的樣片，可以隨時(shí)滿(mǎn)足客戶(hù)的需要?！?br>
Virtex-7 2000T是目前行業(yè)內(nèi)第一款采用2.5D封裝技術(shù)做出的可實(shí)際交付客戶(hù)使用的樣片，Xilinx也由此成為行業(yè)內(nèi)第一個(gè)做出2.5D封裝產(chǎn)品的供應(yīng)商。2.5D封裝技術(shù)使得Xilinx可以第一個(gè)在行業(yè)內(nèi)做出具有68億個(gè)晶體管或2百萬(wàn)個(gè)LE的28nm FPGA。

通過(guò)這種技術(shù)，賽靈思讓器件的發(fā)展步伐超過(guò)了摩爾定律的速度。Virtex-7 2000T FPGA的容量是目前市場(chǎng)同類(lèi)最大28nm器件的兩倍，而且比賽靈思最大型的Virtex-6 FPGA大2.5倍。

Xilinx全球高級(jí)副總裁兼亞太區(qū)執(zhí)行總裁湯立人指出：“此時(shí)此刻，我們最大競(jìng)爭(zhēng)對(duì)手還只是宣布，其28nm FPGA的最大容量只能做到98萬(wàn)個(gè)LE或39億個(gè)晶體管，而且還不知什么時(shí)候這么大容量的28nm FPGA能夠做出樣片。”

這里所提的2.5D封裝技術(shù)指的就是Xilinx一年前宣布的業(yè)界首個(gè)堆疊硅片互聯(lián)技術(shù)（SSI，Stack Silicon Interconnect），其核心是Xilinx擁有專(zhuān)利的ASMBL架構(gòu)。湯總驕傲地說(shuō)，僅經(jīng)過(guò)一年的發(fā)展，2.5D封裝的可靠供應(yīng)鏈就已經(jīng)形成并實(shí)現(xiàn)了成功樣產(chǎn)。

賽靈思可編程平臺(tái)開(kāi)發(fā)高級(jí)副總裁 Victor Peng 也指出：“Virtex-7 2000T FPGA 標(biāo)志著賽靈思創(chuàng)新和行業(yè)協(xié)作史上的一個(gè)重大里程碑。對(duì)于客戶(hù)而言， 其重大意義在于如果沒(méi)有堆疊硅片互聯(lián)（SSI）技術(shù)，至少要等演進(jìn)到下一代工藝技術(shù)，才有可能在單個(gè)FPGA中實(shí)現(xiàn)如此大的晶體管容量。現(xiàn)在，有了Virtex-7 2000T FPGA， 客戶(hù)能立即為現(xiàn)有設(shè)計(jì)增添新的功能，不必采用ASIC，單個(gè)FPGA 解決方案就能達(dá)到3-5個(gè)FPGA 解決方案的功能，因而可大幅降低成本。或者現(xiàn)在就可以開(kāi)始采用我們的最大容量FPGA進(jìn)行原型設(shè)計(jì)和構(gòu)建系統(tǒng)仿真器，和通常的更新?lián)Q代速度相比， 至少可以提前一年時(shí)間?！?br>
從歷史上看，F(xiàn)PGA 產(chǎn)品系列中的最大器件通常是最后才向客戶(hù)推出的，這是因?yàn)榘雽?dǎo)體工藝的發(fā)展有一個(gè)爬斜坡的過(guò)程，最大器件的單位晶圓良率達(dá)到一定水平才能在經(jīng)濟(jì)上做到可行，這是需要時(shí)間的。賽靈思的 SSI 技術(shù)突破了這一挑戰(zhàn)，通過(guò)將四個(gè)不同F(xiàn)PGA芯片在無(wú)源硅中介層上互聯(lián)，構(gòu)建了世界最大容量的可編程邏輯器件，從而解決了無(wú)缺陷大型單芯片的制造挑戰(zhàn)。

一個(gè)Virtex-7 2000T可以提供1.5TMAC DSP性能和2百萬(wàn)個(gè)LE，但功耗只有19W。如果與Altera尚未樣產(chǎn)的最大容量28nm Stratix-V相比，4個(gè)Straix-V FPGA合起來(lái)也只能提供1.2TMAC DSP性能，2個(gè)Stratix-V合起來(lái)也只有190萬(wàn)個(gè)LE。從功耗層面來(lái)看，4個(gè)Stratix-V合起來(lái)功耗就有80W，如果再算上連接這些FPGA的I/O功耗，整體功耗將達(dá)到112W。

因此，湯總強(qiáng)調(diào)指出：“Virtex-7 2000T無(wú)論在帶寬、容量還是功耗方面都實(shí)現(xiàn)了里程碑式性能突破，它可以提供16個(gè)28Gbps串行收發(fā)器、72個(gè)13Gbps串行收發(fā)器、2.8Tbps串行帶寬（比任何單硅片方案高3倍），而且客戶(hù)市場(chǎng)對(duì)該產(chǎn)品的反應(yīng)非常正面，目前我們已經(jīng)拿到了很多訂單?！?br>
過(guò)去，促使系統(tǒng)制造商采用大型ASIC的商業(yè)意義主要有以下四點(diǎn)：批量制造時(shí)降低成本、更低功耗、更高計(jì)算性能、以及防止競(jìng)爭(zhēng)對(duì)手復(fù)制產(chǎn)品。但今天，Virtex-7 2000T的上市正使得大型ASIC存在的商業(yè)意義越來(lái)越低，ASIC設(shè)計(jì)生態(tài)鏈面臨衰退甚至消亡的現(xiàn)實(shí)風(fēng)險(xiǎn)。

首先，今天高端電子設(shè)備需求市場(chǎng)變化越來(lái)越快，標(biāo)準(zhǔn)演化速度也越來(lái)越快，如4G通訊標(biāo)準(zhǔn)和局端設(shè)備，這意味著電信運(yùn)營(yíng)商不太可能一次下很大的訂單，而今天隨著CMOS工藝進(jìn)入到40nm和28nm節(jié)點(diǎn)，NRE費(fèi)用越來(lái)越高（如一次28nm NRE費(fèi)已上升到6千萬(wàn)人民幣），這意味著如沒(méi)有足夠的ASIC訂量，使用ASIC不見(jiàn)得能達(dá)到降低成本的效果。如果再考慮到漫長(zhǎng)的ASIC設(shè)計(jì)開(kāi)發(fā)期間（一般為兩年）市場(chǎng)對(duì)ASIC的設(shè)計(jì)規(guī)格要求很可能會(huì)改變或增加，原有的ASIC設(shè)計(jì)很可能會(huì)被完全推翻，這不僅會(huì)進(jìn)一步拖長(zhǎng)開(kāi)發(fā)周期，而且開(kāi)發(fā)費(fèi)用也會(huì)成倍地增長(zhǎng)。但如采用Virtex-7 2000T，不僅開(kāi)發(fā)周期至少可減少一年，而且其靈活的可編程性可以很低的成本隨時(shí)滿(mǎn)足客戶(hù)市場(chǎng)不斷變化的需求，也就是說(shuō)它可有效徹底地消除上述商業(yè)問(wèn)題或風(fēng)險(xiǎn)。



Virtex-7 2000T FPGA為客戶(hù)提供了通常只有大容量 ASIC 才具備的容量、性能和功耗水平，更增加了可重編程的優(yōu)勢(shì)。由于越來(lái)越多的系統(tǒng)和市場(chǎng)對(duì) ASIC 的開(kāi)發(fā)成本感到難以承受，Virtex-7 2000T FPGA 為那些面臨ASIC修改風(fēng)險(xiǎn)和超過(guò)5，000萬(wàn)美元的28nm 定制IC NRE成本的設(shè)計(jì)， 提供了一個(gè)獨(dú)特的、可擴(kuò)展的替代解決方案。

其次，Virtex-7 2000T采用的TSMC已量產(chǎn)的28nm HPL工藝可以提供很低的靜態(tài)和動(dòng)態(tài)功耗，雖然與完全優(yōu)化的ASIC相比功耗可能還會(huì)高一些，但如從系統(tǒng)功耗角度來(lái)看，Virtex-7 2000T常?？勺龅母汀?br>
第三，過(guò)去最大型的FPGA也只能提供40萬(wàn)左右LE，這使得很多復(fù)雜系統(tǒng)制造商只能采用ASIC來(lái)提供高集成度和很高的計(jì)算性能，如采用FPGA，則必須采用多片才能達(dá)到系統(tǒng)所需的計(jì)算性能，而這樣做會(huì)帶來(lái)兩大問(wèn)題：集成度達(dá)不到系統(tǒng)要求和開(kāi)發(fā)周期因復(fù)雜的系統(tǒng)分割而拖得很長(zhǎng)。幸運(yùn)的是，今天Xilinx借助業(yè)界領(lǐng)先的2.5D封裝技術(shù)已使得Virtex-7 2000T的容量大幅提升到2百萬(wàn)個(gè)LE，這使得高達(dá)2千萬(wàn)門(mén)的ASIC也可以輕松用2000T來(lái)實(shí)現(xiàn)。

第四，今天的FPGA已支持業(yè)界最復(fù)雜的加密算法，客戶(hù)已不再需要靠ASIC來(lái)保護(hù)自己的知識(shí)產(chǎn)權(quán)。而且，今天很多芯片供應(yīng)商都可以提供完整的系統(tǒng)解決方案，客戶(hù)市場(chǎng)拷貝對(duì)手產(chǎn)品的需求已不再那么強(qiáng)烈。

在推測(cè)Altera會(huì)否也采用2.5D封裝技術(shù)快速推出更大容量的FPGA之前，我們首先研究一下Xilinx的2.5D封裝技術(shù)有何特色。

Xilinx針對(duì)Virtex-7 2000T打造的SSI技術(shù)的基本概念是：在65nm無(wú)源硅中介層上并排連接著幾個(gè)28nm硅FPGA切片（有源切片），該切片再由穿過(guò)該中介層的金屬連接，與印制電路板上不同IC通過(guò)金屬連線(xiàn)互聯(lián)通信的方式類(lèi)似。[!--empirenews.page--]

2.5D封裝主要由以下幾個(gè)技術(shù)構(gòu)成：TSMC已宣布量產(chǎn)的28nm HPL工藝和硅通孔（TSV）技術(shù)、Amkor的微凸塊/芯片分離/CoC連接和組裝技術(shù)、IBIDEN的封裝基片技術(shù)、以及Xilinx的統(tǒng)一架構(gòu)/中介層和最終測(cè)試技術(shù)。

湯總表示，除了Xilinx獨(dú)有的ASMBL統(tǒng)一架構(gòu)、中介層和測(cè)試技術(shù)以外，其它各供應(yīng)商的2.5D封裝技術(shù)都是開(kāi)放的，誰(shuí)都可以用。不過(guò)，最關(guān)鍵的技術(shù)是我們的統(tǒng)一架構(gòu)技術(shù)。我們將4個(gè)經(jīng)ASMBL架構(gòu)優(yōu)化的FPGA Slice并排排列在硅中介層上，Slice之間擁有超過(guò)10，000個(gè)過(guò)孔走線(xiàn)，時(shí)延僅為1納秒。然后再通過(guò)微凸塊將硅片連接至硅中介層。這樣方法可避免垂直硅片堆疊方法出現(xiàn)的散熱問(wèn)題。

因此，湯總認(rèn)為，從這個(gè)意義上來(lái)說(shuō)，我們的競(jìng)爭(zhēng)對(duì)手即便想采用2.5D封裝技術(shù)，恐怕也不是那么容易就能輕易做到，除非它們也徹底改變其芯片的架構(gòu)。

此外，為了打消部分人士擔(dān)心因?yàn)樾酒l(fā)熱、造成中介層發(fā)生線(xiàn)路斷裂而影響系統(tǒng)可靠性的顧慮，湯立人表示，“應(yīng)力仿真模型還顯示出SSI堆疊硅片技術(shù)的另一項(xiàng)優(yōu)勢(shì)。與單片解決方案相比，硅中介層起到了緩沖作用，降低了低介電電介質(zhì)應(yīng)力，并提升了C4凸塊的可靠性。另外，對(duì)堆疊芯片進(jìn)行的廣泛的熱效應(yīng)仿真顯示，采用堆疊硅片互聯(lián)技術(shù)的器件的熱性能可與單片器件相媲美?！?br>
賽靈思亞太區(qū)銷(xiāo)售及市場(chǎng)總監(jiān)張宇清補(bǔ)充說(shuō)，采用堆疊硅片互聯(lián)技術(shù)的另一個(gè)優(yōu)勢(shì)在于，堆疊硅片F(xiàn)PGA能夠當(dāng)作單片器件來(lái)使用，設(shè)計(jì)人員僅需創(chuàng)建并管理一個(gè)設(shè)計(jì)項(xiàng)目，堆疊硅片互聯(lián)技術(shù)的布線(xiàn)對(duì)用戶(hù)而言是透明的，用戶(hù)可以使用標(biāo)準(zhǔn)時(shí)序收斂流程來(lái)進(jìn)行設(shè)計(jì)構(gòu)建和調(diào)試。而如果同時(shí)管理多個(gè)FPGA器件，就必然會(huì)涉及I/O多路復(fù)用及其他設(shè)計(jì)技巧，從而使實(shí)現(xiàn)貫穿多個(gè)設(shè)計(jì)的時(shí)序收斂變得極富挑戰(zhàn)性。

那么，為什么Xilinx不直接采用目前很熱的3D封裝技術(shù)而首先選擇2.5D封裝技術(shù)呢？到底3D封裝和2.5D封裝之間有什么區(qū)別？

湯總說(shuō)，真正的3D封裝技術(shù)是有源芯片堆疊在有源芯片之上，但它帶來(lái)的一個(gè)首要問(wèn)題就是夾在硅襯底和最上面有源芯片之間的中間有源芯片如何散熱，業(yè)界目前還沒(méi)找到有效的方法。其次，兩個(gè)堆疊有源芯片之間的互聯(lián)必須靠金屬過(guò)孔來(lái)實(shí)現(xiàn)，但開(kāi)孔會(huì)帶來(lái)應(yīng)力問(wèn)題，并影響到周?chē)娐返男阅堋Ｗ詈?，在中間有源芯片上很難實(shí)現(xiàn)微凸塊和硅通孔。這三大問(wèn)題導(dǎo)致目前3D封裝只成功應(yīng)用于制造存儲(chǔ)器。

“目前3D封裝技術(shù)還不成熟，還有很多問(wèn)題有待解決。因此2.5D封裝技術(shù)不是一個(gè)過(guò)渡技術(shù)，它可以發(fā)展很多年，并至少在2015年將得到蓬勃發(fā)展。”湯總指出，“但必須強(qiáng)調(diào)，賽靈思也同樣看好不帶中介層的完全 3D IC 堆疊技術(shù)前景，只是該技術(shù)在整個(gè)產(chǎn)業(yè)中實(shí)現(xiàn)標(biāo)準(zhǔn)化還要花費(fèi)更長(zhǎng)的時(shí)間?！?br>
Xilinx的2.5D封裝技術(shù)是在無(wú)源金屬中介層上并排放置FPGA切片，由于中介層是無(wú)源的，因此除了 FPGA 芯片本身功耗外不會(huì)造成其他任何熱問(wèn)題。此外， 由于芯片在硅中介層上并排放置，SSI 技術(shù)能夠避免多個(gè)芯片堆疊造成的功耗和可靠性問(wèn)題。最后，它也沒(méi)有硅通孔帶來(lái)的應(yīng)力問(wèn)題。

SSI技術(shù)非?？煽?。湯總表示：“一般說(shuō)來(lái)，SSI 封裝架構(gòu)的內(nèi)應(yīng)力小于同樣大小的單片式倒裝片 BGA 封裝，因?yàn)檩^薄的中介層能有效分解堆積的內(nèi)壓力。因此，我們可以通過(guò)減少封裝中的最大塑性應(yīng)變來(lái)提升熱機(jī)械性能。”

Virtex-7 2000T目前主要有三個(gè)目標(biāo)應(yīng)用市場(chǎng)。第一個(gè)全新進(jìn)入的應(yīng)用市場(chǎng)是替代有線(xiàn)通信和存儲(chǔ)區(qū)域網(wǎng)市場(chǎng)使用的大型ASIC和ASSP，2000T FPGA可為超過(guò)2千萬(wàn)門(mén)的大容量ASIC提供替代產(chǎn)品。

湯總透露說(shuō)，曾有一個(gè)客戶(hù)計(jì)劃開(kāi)發(fā)一顆約2千萬(wàn)門(mén)的ASIC，要求性能達(dá)到Tb級(jí)、功耗預(yù)算約30瓦、以及2年內(nèi)開(kāi)發(fā)完成，但立項(xiàng)后的實(shí)際情況是，由于在設(shè)計(jì)中期必須支持新的功能，因此必須在原有ASIC芯片基礎(chǔ)上再配搭2個(gè)Xilinx FPGA才能滿(mǎn)足設(shè)計(jì)要求，從而導(dǎo)致項(xiàng)目總功耗上升到70W，開(kāi)發(fā)時(shí)間也延長(zhǎng)到3年。

湯總表示，如果該項(xiàng)目一開(kāi)始就采用Virtex-7 2000T，那么達(dá)到設(shè)計(jì)要求所需的開(kāi)發(fā)時(shí)間可縮短到一年以?xún)?nèi)，上市時(shí)間可縮短2年，產(chǎn)品快速上市不僅可贏得訂單批量不斷增加，而且FPGA靈活性可使其市場(chǎng)生存周期更長(zhǎng)。

更重要的是，湯總強(qiáng)調(diào)，今天開(kāi)一顆28nm ASIC至少需要6千萬(wàn)人民幣，還很難保證一次流片成功，而用2000T實(shí)現(xiàn)根本就不需要預(yù)先投入這么大的NRE費(fèi)用。

Virtex-7 2000T的第二個(gè)應(yīng)用市場(chǎng)是實(shí)現(xiàn)大規(guī)模系統(tǒng)集成，2000T的高性能可有效降低系統(tǒng)成本和功耗、以及提高性能，進(jìn)一步拓展有線(xiàn)通信、無(wú)線(xiàn)通信、存儲(chǔ)控制和視頻處理系統(tǒng)市場(chǎng)。

今天大多數(shù)高端集成系統(tǒng)都由以下幾個(gè)部分組成：2個(gè)CPU、一個(gè)算法加速引擎、一個(gè)FPGA用作IO單元、一個(gè)FPGA用作用戶(hù)接口、一個(gè)FPGA用作存儲(chǔ)器控制器。這樣的集成系統(tǒng)通常有以下四個(gè)局限性：多芯片系統(tǒng)影響下一代產(chǎn)品演進(jìn)速度、FPGA 之間的信號(hào)傳輸時(shí)延限制了性能、用標(biāo)準(zhǔn)器件 I/O 創(chuàng)建多個(gè) FPGA 之間的邏輯連接會(huì)造成不必要的功耗、多芯片軟件分割的復(fù)雜性會(huì)延長(zhǎng)產(chǎn)品上市時(shí)間。

湯總表示：“如果該客戶(hù)采用Virtex-7 2000T，那么它可以獲得以下四大獨(dú)特好處：實(shí)現(xiàn)100%系統(tǒng)集成、功耗降低7倍、提供5倍高且可擴(kuò)展的性能、設(shè)計(jì)時(shí)間縮短4倍。”

第三個(gè)目標(biāo)應(yīng)用市場(chǎng)是加速原型和模擬仿真，2000T可用以實(shí)現(xiàn)更大容量ASIC原型仿真、提高精度和縮短開(kāi)發(fā)時(shí)間。

今天的ASIC系統(tǒng)原型和模擬仿真客戶(hù)都希望盡早用上大容量FPGA和希望FPGA提供類(lèi)似ASIC的性能，但目前的現(xiàn)實(shí)是：大型FPGA由于良率原因通常最遲推出；如用多個(gè)FPGA來(lái)開(kāi)發(fā)原型系統(tǒng)，則又存在分區(qū)讓設(shè)計(jì)復(fù)雜化和限制性能的問(wèn)題。

湯總說(shuō)：“我們有個(gè)客戶(hù)曾使用現(xiàn)有的FPGA來(lái)開(kāi)發(fā)ASIC系統(tǒng)原型，需要使用64個(gè)FPGA才能仿真10個(gè)ASIC，系統(tǒng)開(kāi)發(fā)復(fù)雜度使得該客戶(hù)要到2013年Q4才能提供10套原型系統(tǒng)用于系統(tǒng)開(kāi)發(fā)。但2000T出來(lái)后，它只需使用16個(gè)FPGA就可仿真13個(gè)ASIC，大大加快了系統(tǒng)原型的開(kāi)發(fā)速度?！?br>
EDA設(shè)計(jì)工具分析師兼ASIC方法專(zhuān)家Gary Smith指出，目前高端ASIC或ASSP設(shè)計(jì)平均包含4.2億個(gè)門(mén)?！拔衣?tīng)說(shuō)過(guò)的最大產(chǎn)品包含11億個(gè)門(mén)?！庇捎陂T(mén)的數(shù)量很多，不管是商用仿真系統(tǒng)，還是自己動(dòng)手設(shè)計(jì)的 ASIC 原型設(shè)計(jì)電路板，90% 以上的 ASIC 設(shè)計(jì)團(tuán)隊(duì)都要采用某種形式的硬件輔助驗(yàn)證系統(tǒng)。

傳統(tǒng)上，創(chuàng)建商用模擬仿真系統(tǒng)的公司或自己進(jìn)行原型設(shè)計(jì)的團(tuán)隊(duì)一直是廠商推出最大型 FPGA 產(chǎn)品的首批使用客戶(hù)。商用仿真系統(tǒng)供應(yīng)商希望盡可能提高 FPGA 的容量。湯總指出：“尤其是這個(gè)市場(chǎng)的設(shè)計(jì)，將因?yàn)閾碛蠽irtex-7 2000T超越摩爾定律的容量而獲益匪淺。Virtex-7 2000T可以讓他們現(xiàn)在即可向他們的客戶(hù)推出擁有下一代容量的仿真系統(tǒng)，并最終使得這些客戶(hù)大大縮短開(kāi)發(fā)時(shí)間，并更快向市場(chǎng)推出更多新的、更具創(chuàng)新性的產(chǎn)品?！盵!--empirenews.page--]

大多數(shù)商用模擬仿真系統(tǒng)包括兩個(gè)或兩個(gè)以上電路板，以及數(shù)個(gè)FPGA，這具體取決于客戶(hù)需要模擬仿真的ASIC、IP甚至系統(tǒng)的大小。同時(shí)，模擬仿真系統(tǒng)的客戶(hù)可用其加速驗(yàn)證，確保設(shè)計(jì)功能正常，而且能為軟件團(tuán)隊(duì)提供設(shè)計(jì)的硬件版本，幫助軟件團(tuán)隊(duì)盡快啟動(dòng)開(kāi)發(fā)工作，等代工廠推出實(shí)體芯片ASIC后就能基本完成軟件設(shè)計(jì)。這當(dāng)然有助于加快產(chǎn)品上市進(jìn)程。

就商用模擬仿真系統(tǒng)的典型使用模式而言，用戶(hù)首先用傳統(tǒng)的 EDA 驗(yàn)證軟件來(lái)設(shè)計(jì) ASIC 或 IP并驗(yàn)證其功能，做好這步工作之后，就能在商用仿真器中實(shí)現(xiàn)寄存器傳輸級(jí)（RTL）版本設(shè)計(jì)，以便進(jìn)一步進(jìn)行設(shè)計(jì)驗(yàn)證。每個(gè)仿真器廠商通常提供自己的軟件，配合賽靈思的設(shè)計(jì)軟件工作，以綜合RTL，并將ASIC設(shè)計(jì)分區(qū)到不同的模塊，讓這些模塊在仿真器中的各個(gè)FPGA上實(shí)現(xiàn)優(yōu)化分配。模擬仿真廠商的軟件連接到運(yùn)行不同 EDA 驗(yàn)證工具的工作站或PC上，在仿真器上運(yùn)行的同時(shí)進(jìn)行設(shè)計(jì)測(cè)試。

模擬仿真廠商也提供了低成本的選擇，有時(shí)稱(chēng)作仿真器的“復(fù)制品”或者統(tǒng)稱(chēng)為“原型系統(tǒng)”。這些低成本選擇只能仿真ASIC功能。公司為軟件團(tuán)隊(duì)提供這些系統(tǒng)，旨在幫助他們快速開(kāi)發(fā)日后將在設(shè)計(jì)中運(yùn)行的驅(qū)動(dòng)程序、固件和應(yīng)用。

更大型的FPGA能讓模擬仿真廠商推出更高容量的模擬仿真系統(tǒng)，也能用較少的FPGA構(gòu)建中低容量的系統(tǒng)，從而提升在該系統(tǒng)上運(yùn)行的設(shè)計(jì)的整體時(shí)鐘速度的同時(shí)，降低功耗和材料清單成本。湯總說(shuō)：“Virtex-7 2000T容量非常大，廠商甚至能夠在單個(gè)FPGA芯片基礎(chǔ)上構(gòu)建仿真器。由于設(shè)計(jì)運(yùn)行的芯片數(shù)量減少，甚至只需要一個(gè)芯片，因此系統(tǒng)整體性能也能變得更快?！?br>
如果設(shè)計(jì)團(tuán)隊(duì)買(mǎi)不起市場(chǎng)上現(xiàn)成的價(jià)值可能超過(guò)百萬(wàn)美元的昂貴模擬仿真系統(tǒng)，Virtex-7 2000T也是不錯(cuò)的選擇。湯總指出：“許多設(shè)計(jì)團(tuán)隊(duì)都構(gòu)建自己的定制開(kāi)發(fā)板來(lái)進(jìn)行 ASIC或整個(gè)系統(tǒng)功能的原型和/或模擬仿真，快速啟動(dòng)軟件開(kāi)發(fā)。即便用仿真系統(tǒng)來(lái)開(kāi)發(fā)自己 IC 的設(shè)計(jì)人員也能為軟件團(tuán)隊(duì)提供自己的不同版本的 FPGA?！?br>
除了有利于 ASIC 和 IP 模擬仿真及原型外，Virtex-7 2000T對(duì)希望降低系統(tǒng)功耗、增強(qiáng)性能和系統(tǒng)功能的系統(tǒng)架構(gòu)師也極富吸引力。

湯總指出：“市場(chǎng)上使用多個(gè)FPGA的最終產(chǎn)品非常多。有了Virtex-7 2000T，就能在單個(gè)FPGA上集成數(shù)個(gè)FPGA的功能。系統(tǒng)集成提高了性能，因?yàn)樗羞@些功能都集中在了一個(gè)芯片上，系統(tǒng)集成后，避免了開(kāi)發(fā)板上不同 IC 間的I/O接口，從而降低了功耗。I/O接口數(shù)量越多，功耗就越大，二者成正比關(guān)系。因此，設(shè)計(jì)性能越高、系統(tǒng)中IC數(shù)量越多，功耗也就越大?！?br>
此外，系統(tǒng)功能在多個(gè)IC間的分區(qū)也是一項(xiàng)復(fù)雜工作，可能會(huì)延長(zhǎng)設(shè)計(jì)時(shí)間，增加測(cè)試成本。多個(gè)器件整合到系統(tǒng)中能減小分區(qū)壓力，同時(shí)還能降低驗(yàn)證和測(cè)試相關(guān)的成本。湯總表示：“由于容量比競(jìng)爭(zhēng)對(duì)手的FPGA高出一倍還多，Virtex-7 2000T能讓客戶(hù)進(jìn)一步提高集成度，相對(duì)于多芯片解決方案而言可將功耗降低四倍左右。此外，由于打破了I/O瓶頸，他們也能提升系統(tǒng)性能，同時(shí)因?yàn)槿∠槐匾脑O(shè)計(jì)分區(qū)而降低了系統(tǒng)的復(fù)雜性。架構(gòu)師們也可以節(jié)省下大量的板級(jí)空間以便添加其他功能，或者能夠縮小產(chǎn)品的尺寸?！?br>
湯總表示，由于Virtex-7 2000T采用HPL工藝制造，因此晶體管的漏電流低于采用28nm高性能（HP）工藝技術(shù)實(shí)現(xiàn)的同類(lèi)競(jìng)爭(zhēng)器件。這就意味著Virtex-7 2000T的功耗， 僅相當(dāng)于容量?jī)H為其一半的競(jìng)爭(zhēng)器件的水平。

最后但同樣重要的是，對(duì)于那些無(wú)法求證在 28nm工藝節(jié)點(diǎn)開(kāi)發(fā)ASIC或ASSP的成本和風(fēng)險(xiǎn)是否值當(dāng)?shù)?、且越?lái)越多不斷增長(zhǎng)的設(shè)計(jì)團(tuán)隊(duì)來(lái)說(shuō)，Virtex-7 2000T同樣很有吸引力。隨著芯片工藝技術(shù)的不斷發(fā)展，設(shè)計(jì)和制造成本也在不斷飆升。28nm的ASIC或ASSP的NRE成本超過(guò)5，000萬(wàn)美元，而且一旦修改ASIC則可能把成本再增加近一半。設(shè)計(jì)過(guò)程中一旦因?yàn)槭韬龇噶隋e(cuò)，就會(huì)嚴(yán)重影響產(chǎn)品贏利，多次犯錯(cuò)就可能導(dǎo)致項(xiàng)目取消，錯(cuò)過(guò)市場(chǎng)機(jī)遇，甚至導(dǎo)致公司的倒閉。

Virtex-7 2000T可取代1，000萬(wàn)到2，000萬(wàn)門(mén)級(jí)的ASIC，避免了ASIC相關(guān)的NRE成本問(wèn)題。湯總表示：“設(shè)計(jì)人員可以集中精力進(jìn)行設(shè)計(jì)， 而無(wú)需再擔(dān)心什么小錯(cuò)誤會(huì)導(dǎo)致災(zāi)難性的返工修改。此外，Virtex-7 2000T具有可重編程性，如果設(shè)計(jì)人員犯了錯(cuò)誤，對(duì)器件重新編程就可以了?！?br>
雖然Virtex-7 2000T是一種超大容量器件，但對(duì)該器件的編程不需要在工作方法上做很大的調(diào)整。

最新版賽靈思設(shè)計(jì)工具已可支持Virtex-7 2000T。湯總表示：“用戶(hù)現(xiàn)在就能立刻用Virtex-7 2000T進(jìn)行設(shè)計(jì)。”