對于高密度和復雜的邏輯設計，每次在chipscope pro core中修改信號探點都需要重新進行設計實現(xiàn)。執(zhí)行該流程不僅需要花費較長的映射及布局布線時間，并且經(jīng)過布局布線后每次的設計結(jié)果都有可能不同；除非提供了完整的時序約束。這樣，chipscope pro analyzer的跟蹤和分析不能提供一致的結(jié)果。顯然，這種設計策略并不是最好的。利用fpga editor和chipscope proェ具的協(xié)同工作，可在fpga editor中對器件內(nèi)的chipscope pro core探點直接修改。由于不再布局布線，不僅提高了工作效率，同時chipscope pro analyzer的跟蹤和分析也更準確。

　　運行ise 10.x設計工具，在【processes for source∶....】窗口中單擊【view／edit routed design（fpgaeditor）】。彈出fpga editor界面，在右邊菜單欄中單擊【ila】命令，打開如圖1所示的ila設計界面，在【array】窗口中修改布線。
　　圖1 打開ila設計界面　　在ila設計界面中，【ila capture units】列表框中列出了設計中ila捕獲單元的名稱和位信息?！綿ata and trigger bits】列表框中列出了所選ila捕獲單元的類型、位數(shù)、網(wǎng)線和部件信｀患。單擊【write cdc..】按鈕，保存chipscope pro core的修改為后綴為。cdc的文件，默認值為原設計文件。 【change net】按鈕用來修改ila core的連線，單擊該按鈕，在fpga editor窗口下邊信息欄中同時顯示該連線的延時數(shù)據(jù)?！?viewcomponent】按鈕用于在【block】窗口中顯示所選部件的內(nèi)部結(jié)構(gòu)，如圖2所示。 【bitgen..】按鈕用于重新生成fpga的位流文件； 【download】按鈕將啟動impact工具，把位流文件，bit下載到目標器件中。
　　圖2 所選部件的內(nèi)部結(jié)構(gòu)