PCI總線具有支持多種外圍設(shè)備、獨(dú)立于處理器、數(shù)據(jù)傳輸快等優(yōu)點(diǎn)，已經(jīng)應(yīng)用于PC機(jī)，工控機(jī)等多種場(chǎng)合，如數(shù)據(jù)采集卡，IO控制卡、總線卡等都采用了PCI總線結(jié)構(gòu)。在某綜合測(cè)試系統(tǒng)設(shè)計(jì)時(shí)，為提高系統(tǒng)集成化、模塊化的要求，設(shè)計(jì)研制了基于PCI9054的塔康(TACAN)視頻信號(hào)產(chǎn)生板卡。

1 系統(tǒng)組成及設(shè)計(jì)要求
    該系統(tǒng)主要由電源、PCI接口、FPGA邏輯、DSP、D／A轉(zhuǎn)換等電路組成。其中，電源電路為整個(gè)電路板提供電源，PCI接口電路提供PC機(jī)和電路板進(jìn)行信息交互的通道，F(xiàn)PGA負(fù)責(zé)整個(gè)電路系統(tǒng)的邏輯，DSP電路負(fù)責(zé)整個(gè)電路系統(tǒng)的數(shù)據(jù)運(yùn)算，D／A轉(zhuǎn)換電路將DSP產(chǎn)生的包絡(luò)數(shù)據(jù)轉(zhuǎn)化為模擬信號(hào)。塔康視頻信號(hào)產(chǎn)生電路的系統(tǒng)結(jié)構(gòu)如圖1所示。

    塔康視頻信號(hào)產(chǎn)生電路的工作流程為：PC通過(guò)PCI接口電路發(fā)送控制指令，F(xiàn)PGA通過(guò)PCI9054器件接收控制指令并把指令信息傳遞DSP，DSP接收到指令信息后，產(chǎn)生相應(yīng)操作，D／A轉(zhuǎn)換電路將DSP產(chǎn)生的包絡(luò)數(shù)據(jù)轉(zhuǎn)化為模擬信號(hào)傳遞出來(lái)。塔康視頻信號(hào)產(chǎn)生電路將產(chǎn)生符合要求的正弦包絡(luò)信號(hào)和基準(zhǔn)信號(hào)。其中，正弦包絡(luò)信號(hào)主要包含15 Hz正弦包絡(luò)信號(hào)和135 Hz正弦包絡(luò)信號(hào)，其函數(shù)式為：
   
式中，f=15 Hz，A0為直流成分，A1、A2分別為15 Hz正弦包絡(luò)和135 Hz正弦包絡(luò)的幅度。同時(shí)，系統(tǒng)在產(chǎn)生15 Hz正弦包絡(luò)時(shí)還可以產(chǎn)生主基準(zhǔn)脈沖群，在產(chǎn)生135 Hz正弦包絡(luò)時(shí)產(chǎn)生輔助基準(zhǔn)脈沖群。通過(guò)基準(zhǔn)脈沖群信號(hào)和正弦包絡(luò)的正斜率過(guò)零點(diǎn)之間的時(shí)間間隔在正弦包絡(luò)總時(shí)間中占有的比例關(guān)系，可確定方位信息。
    結(jié)合某型塔康的測(cè)試需求，該系統(tǒng)的具體設(shè)計(jì)要求是：15 Hz和135 Hz正弦包絡(luò)的信號(hào)深度均可調(diào)，幅度調(diào)整的范圍都是O～40％，最小調(diào)整間隔為1％：15 Hz正弦包絡(luò)和135Hz正弦包絡(luò)的幅度之和在總包絡(luò)的幅度所占大小不超過(guò)40％；15 Hz正弦包絡(luò)的相位在0°～359．9°內(nèi)可調(diào)整，最小調(diào)整間隔是0．1°，135 Hz正弦包絡(luò)的相位在0°～39．9°內(nèi)可調(diào)整，最小調(diào)整間隔也是0．1°。

2 系統(tǒng)硬件電路設(shè)計(jì)
2．1 電源電路
    電源電路的主要功能是為整個(gè)電路板系統(tǒng)提供電源。電源電路從PCI插槽中取用3．3 V和5 V電源，通過(guò)電壓轉(zhuǎn)換器LDlll7S18和LDlll7 S12可分別得到1．8 V和1．2 V電壓，供不同的器件使用。
2．2 PCI接口電路
    PCI接口電路的主要功能是提供PC和塔康視頻信號(hào)產(chǎn)生電路進(jìn)行信息交互的通道。選用PLX公司的PCI9054器件，該器件符合PCI本地總線規(guī)范2．2版，突發(fā)傳輸速率可達(dá)到132 MB／s，本地總線支持復(fù)用／非復(fù)用的32位地址／數(shù)據(jù)，支持主模式、從模式以及DMA傳輸方式。該器件可靠性高，易于開(kāi)發(fā)，滿足系統(tǒng)的要求。
    PCI9054通過(guò)引導(dǎo)EEPROM進(jìn)行配置，其與串行EEPROM(IDT70261)的接口電路如圖2所示。PCI9054提供4個(gè)引腳與串行IDT70261相連接，它們分別是EEDI，EEDO，EESK，EECS，對(duì)應(yīng)于IDT70261的DI，D0，SK，CS等4個(gè)引腳。在上電復(fù)位時(shí)，PCI9054會(huì)通過(guò)EEPROM中引導(dǎo)并對(duì)寄存器進(jìn)行配置，完成命令控制和地址映射。
    PCI9054局部總線的接口與DSP不完全兼容，需要通過(guò)FPGA實(shí)現(xiàn)數(shù)據(jù)的傳輸。因此在FPGA內(nèi)部構(gòu)建一個(gè)雙口RAM，PCI9054的局部數(shù)據(jù)線LD[15．．0]、局部地址線LA[14..0]與FPGA直接相連，同時(shí)PCI9054的局部控制線也與FPGA直接相連，如圖2所示。

[!--empirenews.page--]
2．3 FPGA邏輯電路
    FPGA電路的功能是負(fù)責(zé)整個(gè)電路系統(tǒng)邏輯。這里選用ALTERA公司的EP2C8器件，該器件具有8 256個(gè)邏輯單元，內(nèi)嵌36個(gè)M4K RAM塊，最大支持128個(gè)用戶IO引腳資源，完全滿足設(shè)計(jì)需要。EP2C8配置了2個(gè)下載口：JTAG調(diào)試接口和AS模式下載口，其中AS模式使用串行配置器件EPC-S4，存儲(chǔ)容量為4 Mbit。
2．4 DSP電路
    DSP電路是整個(gè)電路系統(tǒng)的數(shù)據(jù)運(yùn)算單元。選用TI公司的TMS320VC5416型DSP，其內(nèi)嵌128 K×16 bit的RAM和16 K×16 bit的ROM，以及1個(gè)40 bit的算術(shù)邏輯單元，其主頻可達(dá)到160 MHz，滿足設(shè)計(jì)需要。
    DSP作為數(shù)據(jù)運(yùn)算中心，需要將運(yùn)算后的數(shù)據(jù)傳遞給FPGA，由FPGA進(jìn)行相關(guān)操作。因此，DSP的數(shù)據(jù)線A[15：0]、地址線D[15：0]，其他控制線等與FPGA直接相連，同時(shí)DSP通過(guò)JTAG口下載程序。DSP接口電路如圖3所示。

2．5 D／A轉(zhuǎn)換電路
    D／A轉(zhuǎn)換電路的功能是將DSP產(chǎn)生的包絡(luò)數(shù)據(jù)轉(zhuǎn)化為模擬信號(hào)。選用ADI公司的12 bit并行高速D／A轉(zhuǎn)換器AD9762，其最大數(shù)據(jù)刷新率為125 MS／s。D／A轉(zhuǎn)換電路如圖4所示。

[!--empirenews.page--]

3 系統(tǒng)軟件設(shè)計(jì)
3．1 FPGA功能實(shí)現(xiàn)
    FPGA開(kāi)發(fā)采用Altera綜合開(kāi)發(fā)平臺(tái)Quartus II 6．0，利用VHDL語(yǔ)言開(kāi)發(fā)了雙口RAM、總線控制、地址譯碼、D／A轉(zhuǎn)換器控制、脈沖序列產(chǎn)生、波道控制和詢問(wèn)信號(hào)檢測(cè)等7個(gè)功能模塊，分別為：1)設(shè)計(jì)雙口RAM，用于實(shí)現(xiàn)PCI9054數(shù)據(jù)和DSP數(shù)據(jù)的交換：2)實(shí)現(xiàn)PCI9054本地總線邏輯控制，例如：對(duì)雙口RAM的讀寫(xiě)邏輯；3)實(shí)現(xiàn)DSP的地址譯碼邏輯，根據(jù)不同的指令選擇不同的功能單元；4)實(shí)現(xiàn)D／A轉(zhuǎn)換器的邏輯控制；5)產(chǎn)生脈沖序列。根據(jù)需要，可產(chǎn)生基準(zhǔn)脈沖、填充脈沖、應(yīng)答脈沖、隨機(jī)脈沖，組成脈沖序列；6)實(shí)現(xiàn)波道控制和衰減控制；7)實(shí)現(xiàn)對(duì)詢問(wèn)信號(hào)的檢測(cè)等。FPGA內(nèi)部邏輯如圖5所示。

3．2 DSP程序設(shè)計(jì)
    DSP片上程序以CCS2．0為開(kāi)發(fā)平臺(tái)，主要包括器件初始化程序、系統(tǒng)初始化程序、包絡(luò)數(shù)據(jù)(由15 Hz和135 Hz正弦信號(hào)組成)產(chǎn)生程序、INTO中斷程序、INTl中斷程序和定時(shí)器中斷程序。其中，器件初始化程序完成片內(nèi)外設(shè)的初始化(如鎖相環(huán)時(shí)鐘發(fā)生器參數(shù)的設(shè)置，定時(shí)器參數(shù)的設(shè)置，可屏蔽中斷的設(shè)置等)；系統(tǒng)初始化程序完成整個(gè)系統(tǒng)的初始化(I0地址分配、全局變量的初始化設(shè)置和系統(tǒng)外設(shè)的初始化)；包絡(luò)數(shù)據(jù)產(chǎn)生程序主要產(chǎn)生15 Hz正弦數(shù)據(jù)表和135Hz正弦數(shù)據(jù)表兩張函數(shù)表；INT0中斷程序完成接收PC指令：INTl中斷主要接收到詢問(wèn)信號(hào)后完成應(yīng)答功能；定時(shí)器中斷程序完成查找函數(shù)表并通過(guò)計(jì)算產(chǎn)生包絡(luò)數(shù)據(jù)，啟動(dòng)D／A轉(zhuǎn)換電路產(chǎn)生包絡(luò)信號(hào)，同時(shí)產(chǎn)生脈沖選擇信號(hào)，控制FPGA輸出脈沖序列。DSP主程序流程如圖6所示。塔康包絡(luò)信號(hào)波形如圖7所示。

3．3 PCI驅(qū)動(dòng)程序開(kāi)發(fā)
    根據(jù)Windows提供的驅(qū)動(dòng)程序模型，使用VC++6．0和DriverStudio軟件編寫(xiě)了WDM驅(qū)動(dòng)程序。該驅(qū)動(dòng)程序?qū)CI9054起到內(nèi)存映射和中斷管理的作用。驅(qū)動(dòng)程序安裝后，應(yīng)用程序?qū)CI卡的訪問(wèn)可通過(guò)調(diào)用WindowsAPI的函數(shù)CreateFile()實(shí)現(xiàn)。這樣，對(duì)端口的操作最終表現(xiàn)為對(duì)一個(gè)文件的操作。

4 結(jié)論
    針對(duì)系統(tǒng)模塊化的設(shè)計(jì)要求，開(kāi)發(fā)了基于PCI9054的塔康視頻信號(hào)產(chǎn)生板卡?；?strong>PCI總線的塔康視頻信號(hào)產(chǎn)生電路適用于多種工控機(jī)平臺(tái)，通用性強(qiáng)，并且滿足設(shè)計(jì)要求，實(shí)際使用效果良好，因此具有良好的應(yīng)用前景。