摘要 介紹了四相序列擴頻調(diào)制與解調(diào)方法，并對四相序列擴頻與QPSK在高斯白噪聲信道條件下進行了仿真。仿真結(jié)果表明，該方案與傳統(tǒng)的多進制正交擴頻系統(tǒng)相比，大幅提高了數(shù)據(jù)的傳輸速率和抗干擾能力，可以較好地適用于高速數(shù)據(jù)通信。

直接序列擴頻方式是直接用偽噪聲尋列對載波進行調(diào)制，適應(yīng)信道環(huán)境比較惡劣，具有較強的抗干擾能力，因而得到了廣泛的重視和應(yīng)用，如測距、抗人為和自然干擾、抗衰落、低功率譜密度、抗偵聽、碼分多址等。與傳統(tǒng)的直擴系統(tǒng)相比，多進制正交擴頻系統(tǒng)在相同的信息速率和系統(tǒng)帶寬條件下具有更高的擴頻增益，能有效地解決傳輸帶寬和處理增益之間的矛盾。文獻中提出了一種N進制正交擴頻與M進制差分相位調(diào)制相結(jié)合的復(fù)合調(diào)制方案(NOrth—MDPSK)，并對其進行了性能分析。文獻中還提到了雙多進制正交擴頻與M進制差分相位調(diào)制相結(jié)合的復(fù)合調(diào)制方案(DNOrth—MDPSK)，其數(shù)據(jù)速率得到了進一步提高，但由于采用的是非相干包絡(luò)和差分檢測以及需要進行單雙碼的判別，因此性能有所下降。對此，本文提出采用四相序列擴頻與BPSK相結(jié)合的復(fù)合調(diào)制方案，并對其在加高斯白噪聲信道條件下進行了仿真，其結(jié)果證明了本方案的優(yōu)越性。

1 四相序列原理

由于信道帶寬的限制和抗干擾能力的要求，采用四相序列擴頻技術(shù)，四相序列擴頻可實現(xiàn)較高的擴頻處理增益，而同時保持較低的信號帶寬。四相序列擴頻技術(shù)是選出若干組準正交擴頻碼，每31個擴頻碼攜帶8 bit信息進行傳輸。每組擴頻碼傳送了8 bit，假如傳輸碼率為4 Mbit·s-1，擴頻后的信道符號速率是4Mbit·s-1×31 bit/8 bit=15.5 Mbit·s-1，按2倍符號速率計算傳輸帶寬為31 MHz，實際使用中四相擴頻序列經(jīng)過基帶成形濾波后，傳輸帶寬可降低至28 MHz以內(nèi)。

四相序列的定義：Z4={0，1，2，3}上的A族四相序列由非全零的遞歸方程來定義，其特征多項式是A4上的不可約本源元，其中r是特征多項式的階數(shù)，其多項式可表示為

式中的加法和乘法運算是在Z4上進行的，Z4上的計算如表1所示。由于基于整數(shù)的乘法運算下只有元素1和3存在逆元，所以系數(shù)p0的選擇受到限制，另外取得循環(huán)序列的關(guān)鍵是移位寄存器的初始狀態(tài)。

以選用3階為例，對特征多項式f(x)=x3+2x2+x+3對應(yīng)置9種不同的初始值，可獲得9個長度是7的四相循環(huán)序列，如表2所示。

每個初始序列經(jīng)過5級移位和反饋模4的計算又可得到31個準正交序列，一共可產(chǎn)生279個序列，滿足8 bit的256個擴頻序列要求。

2 四相序擴頻技術(shù)實現(xiàn)

為精確估計擴頻序列同步頭，本文對發(fā)送數(shù)據(jù)進行前導(dǎo)碼插入。數(shù)據(jù)幀結(jié)構(gòu)如圖1所示，每幀數(shù)據(jù)包括32 bit的前導(dǎo)碼和31個擴頻碼組，每個擴頻碼組是31個碼元的四相序列。通過插入前導(dǎo)碼進行相位校正，從而可以準確同步序列。

四相序擴頻調(diào)制結(jié)構(gòu)如圖2所示。除了前導(dǎo)序列外，其他31組8 bit數(shù)據(jù)用來選擇相應(yīng)的四相序擴頻碼，經(jīng)與前導(dǎo)碼混合后，再經(jīng)數(shù)字上變頻、DA輸出模擬信號，最后射頻調(diào)制發(fā)射。數(shù)據(jù)碼率為4：Mbit·s-1，每31個擴頻碼組插入32 bit同步碼，每個擴頻幀間隔調(diào)制的數(shù)據(jù)比特數(shù)為280，有效傳輸數(shù)據(jù)比特數(shù)248，從而大幅提高了數(shù)據(jù)的傳輸速率。由圖2可知，中頻信號112 MHz，經(jīng)上變頻到2 400 MHz輸出。

四相序擴頻系統(tǒng)的解調(diào)單元結(jié)構(gòu)如圖3所示。接收信號首先經(jīng)過射頻解調(diào)得到復(fù)頻域中頻信號，經(jīng)D/A量化、數(shù)字濾波和數(shù)字下變頻后，一路送入前導(dǎo)碼檢測器，同時也送入四相序解擴相關(guān)器，前導(dǎo)碼檢測器找到擴頻同步信號，相序解擴相關(guān)器在收到同步信號后，將接收數(shù)據(jù)和擴頻序列進行相關(guān)性計算，找到對應(yīng)的8 bit數(shù)據(jù)輸出，其中四相序解擴模塊的詳細結(jié)構(gòu)如圖3所示。

3 仿真驗證及結(jié)論

對傳輸碼率4 Mbit·s-1分別采用四相序列擴頻和QPSK在高斯信道中進行了仿真。四相序擴頻是每8 bit信息數(shù)據(jù)(4個QPSK符號)映射成31個碼元的四相序列擴頻序列(31個QPSK符號)，四相序列擴頻的理論增益是10log(31/4)=8.9 dB。從圖4中可分析出四相序列擴頻在SNR=2 dB和QPSK在SNR=11 dB時的性能相當，誤碼等級為7e-4。四相序列擴頻在SNR>2 dB時，性能提升明顯，每次以8×105個數(shù)據(jù)進行仿真，沒有出現(xiàn)誤碼;相同情況下，QPSK在SNR達到13 dB時仍有誤碼出現(xiàn)。經(jīng)仿真驗證，四相擴頻在帶寬有限的情況下，四相擴頻數(shù)據(jù)以8 bit進行分組，四相擴頻的信道編碼的性能提升比QPSK更明顯，能較好地提升信號增益，減少誤碼率，為擴頻高速通信提供良好的技術(shù)支持。