引言

　　隨著我國鐵路客運專線、高速鐵路建設(shè)步伐的加快，研究開發(fā)以一體化、網(wǎng)絡(luò)化、數(shù)字化為典型技術(shù)特征的新型列車信號控制系統(tǒng)成為必然趨勢。通過研究DDS直接數(shù)字頻率合成技術(shù)生成鐵路專用2FSK(二進制頻移鍵控)調(diào)制信號的新方法，論證了新型列車信號控制系統(tǒng)的信息發(fā)送單元數(shù)字化實現(xiàn)的可行性，并完成了相應(yīng)的軟、硬件設(shè)計。實驗和工程應(yīng)用結(jié)果均表明，該設(shè)計的精確度和穩(wěn)定度完全可以滿足鐵路現(xiàn)場應(yīng)用的要求。

我國鐵路2FSK信號的理論分析和數(shù)學(xué)建模

　　當(dāng)前我國鐵路信號系統(tǒng)的主要信號制式包括3種，不同系統(tǒng)信號特征的異同點如表1所示。

　　2FSK信號數(shù)學(xué)表達式為[1]：

 
　　其中S(t) 是2FSK信號的基本表達式，g(t) 是相位變化量子式，AS為2FSK信號時域幅度，f0為2FSK信號中心頻率，f(t)為低頻調(diào)制信號，Kf為最大載頻偏移量。

　　從公式(1)及(2)中可以總結(jié)出，2FSK信號數(shù)學(xué)基本原理簡單來說就是利用數(shù)字基帶信號f(t)引起的相位變化量g(t)去調(diào)制載頻信號f0，控制上邊頻fh和下邊頻fl的切換，實現(xiàn)數(shù)字基帶信息的傳輸。根據(jù)對邊頻切換時機的不同，2FSK調(diào)制又分為相位連續(xù)方式和相位不連續(xù)方式。

　　在這些不同信號制式中，除了所采用的調(diào)制方式相同外，它們還具有鐵路信號所特有的共性：即低頻調(diào)制信號f(t)為方波方式，依靠方波頻率的變化，實現(xiàn)列車不同速度等級的編碼。由于鐵路2FSK調(diào)制信號的通頻帶、低頻調(diào)制信號有著極其嚴(yán)格的限定，有別于民用通信領(lǐng)域常規(guī)信號。在認(rèn)真分析我國鐵路主要信號制式的典型參數(shù)特征的基礎(chǔ)上，利用MATLAB仿真軟件在計算機上可以建立我國主要信號制式傳輸信號的數(shù)學(xué)模型[2]，其典型時域波形的仿真圖形如圖1所示。

圖1  我國鐵路2FSK信號仿真波形

　　通過公式(1)和(2)，可以抽取出我國鐵路專用2FSK信號的典型參數(shù)特征，即：數(shù)字基帶信號f(t)、上邊頻fh、下邊頻fl。

　　圖1顯示了三個典型參數(shù)之間的特定依存關(guān)系：即一個完整周期的數(shù)字基帶信號f(t)包含了持續(xù)時間分別為1/2周期的上邊頻fh和下邊頻fl信號，并且兩者在切換的瞬間保持了相位連續(xù)的特征，如圖中圓圈中所示。在MATLAB仿真環(huán)境下，通過動態(tài)改變?nèi)叩奶卣髦?，可以模擬實現(xiàn)我國鐵路主要信號制式的全部信號模式。

DDS技術(shù)方案

　　基于對DDS技術(shù)深入研究，DDS技術(shù)應(yīng)用在新型列車信號控制系統(tǒng)是完全可行的，技術(shù)方案可以簡要歸納如下：

　　· 對2FSK信號典型參數(shù)：上邊頻fh、下邊頻fl、調(diào)制低頻方波f(t)的精確生成；

　　· 在精度允許范圍內(nèi)實現(xiàn)低頻調(diào)制方波對上、下邊頻信號的相位連續(xù)調(diào)制。

　　DDS的數(shù)學(xué)模型

　　根據(jù)傅立葉變換理論，任何周期信號都可以分解為一系列正弦或余弦信號之和，對于一個頻率f固定的周期性模擬或數(shù)字信號而言，無論其幅度如何變化，在每一個時間周期內(nèi)，信號相位角按照固定角頻率w線性變化。如圖2 MATLAB仿真波形所示。

圖2  信號幅度與相位變化的對應(yīng)關(guān)系

　　在一個系統(tǒng)時鐘周期內(nèi)，正弦信號相位的變化由下式?jīng)Q定：
(3)

　　假定時間間隔dt以系統(tǒng)時鐘周期1/fclock(可以看作為采樣周期)來代替，可得：
(4)

　　式中Dphase：采樣時間間隔內(nèi)信號相位的增量。

　　從公式(4)中顯而易見，控制Dphase的變化，就可以控制不同的頻率信號的輸出。把0~2的連續(xù)相位量化為0~2N位數(shù)字相位，則Dphase可以表示為：
 (5)

　　式中N為DDS相位寄存器位數(shù)(通常為24~32)；M為DDS相位寄存器的步長。

　　根據(jù)公式(5)和公式(4)，推算出：
(6)

　　公式(6)表明在系統(tǒng)時鐘(DDS的參考頻率源)保持恒定的條件下，通過改變預(yù)置的頻率控制字(相位累加器的步長M)，就可以精確控制輸出信號的頻率變化。

　　DDS硬件架構(gòu)

　　圖3顯示DDS硬件架構(gòu)主要由相位累加器、正弦查找表、模數(shù)轉(zhuǎn)換器以及低通平滑濾波器等部分構(gòu)成[3]。

圖3  DDS硬件架構(gòu)框圖

　　相位累加器在DDS功能實現(xiàn)上發(fā)揮著核心作用，把0~2的連續(xù)相位轉(zhuǎn)換為32位的數(shù)字相位(假定相位累加器的位數(shù)N=32)，在時鐘脈沖的控制下，輸入到頻率寄存器的控制字在相位累加器中定期累加轉(zhuǎn)變成為輸出信號的數(shù)字相位信息。

　　正弦查找表是一個存儲了特定數(shù)據(jù)的只讀存儲器。正弦查找表中固化了對一個滿周期標(biāo)準(zhǔn)正弦信號以系統(tǒng)時鐘頻率為采樣頻率，采樣點數(shù)為2N(N：相位累加器位數(shù))的波形取樣值(二進制編碼)。

　　DDS中的數(shù)模轉(zhuǎn)換器用于把正弦查找表輸出的正弦信號數(shù)字幅值轉(zhuǎn)換為模擬幅值。

　　低通平滑濾波器可以濾除DDS系統(tǒng)時鐘引入的高頻干擾以及由于DDS內(nèi)部相位累加器輸出相位需要截斷固有特性導(dǎo)致的加性相位噪聲。

　　硬件設(shè)計

圖4  系統(tǒng)硬件

　　· 主控CPU
　　選用ATMEL 精簡指令集AVR MEGA128芯片。主要完成與上位中央邏輯控制單元的雙向高速安全串行數(shù)據(jù)通信，實現(xiàn)列控信息的差錯控制和數(shù)據(jù)幀打包成型；基于對列控數(shù)據(jù)軟件判斷處理，以基帶調(diào)制信號周期為間隔，動態(tài)刷新DDS芯片控制寄存器，直接實現(xiàn)正弦形式的鐵路2FSK信號正/反向雙路輸出，供給后級差分放大器使用。完成輸出信號的狀態(tài)回采、閉環(huán)檢查，以校核輸出2FSK信號的關(guān)鍵參數(shù)指標(biāo)是否達標(biāo)。

　　· 安全串行通信接口
　　通信接口主要由Philips SJA1000及外圍電路構(gòu)成。主要完成上位邏輯控制單元與主控CPU之間安全數(shù)據(jù)交換，接口協(xié)議靈活。實際應(yīng)用中采用了雙重冗余的CAN總線方式，確保數(shù)據(jù)交換安全可靠。

　　· 看門狗復(fù)位電路
　　外置硬件看門狗選用MAX1232芯片。主要完成程序由于干擾“跑飛”進入死循環(huán)之后，輸出復(fù)位脈沖，迫使CPU重新從程序原點恢復(fù)執(zhí)行，提高系統(tǒng)的抗干擾能力。

　　· DDS直接數(shù)字頻率合成器
　　選用AD7008 DDS芯片及外圍元件構(gòu)成。DDS芯片被設(shè)置成FSK工作模式。在FSK模式下，其輸出信號頻率是頻率控制寄存器(FCR)0、1以及FSK控制輸入引腳FSELECT狀態(tài)的函數(shù)。當(dāng)FSELECT引腳為低電平時，輸出邊頻f1(FCR1控制)，當(dāng)FSELECT引腳為高電平時，輸出邊頻f2(FCR2控制)，只要 嚴(yán)格遵循鐵路2FSK信號基帶調(diào)制信號與邊頻信號頻率依存關(guān)系，選擇適當(dāng)?shù)倪咁l頻率，并且利用基帶調(diào)制信號控制FSELECT引腳電平狀態(tài)即可實現(xiàn)。根據(jù)DDS的特點，邊頻的切換是瞬時完成的(ns級)，并且新的輸出頻率相位累加起點是前一頻率的相位累加終點，因此可以保持頻率切換點的邊頻相位連續(xù)性，符合鐵路2FSK信號的技術(shù)特點。關(guān)于頻率控制寄存器設(shè)置數(shù)值，可以根據(jù)公式(6)確定。

　　· 差分放大
　　由INA118差分放大器及外圍電路構(gòu)成。主要完成DDS輸出正/反向2FSK信號的處理，抑制2FSK信號中的共模成分，提高信號純度。同時通過調(diào)整外置的電壓增益電阻，使輸出2FSK信號的電平幅度達到相關(guān)技術(shù)要求。并確保外部增益電阻在斷路故障或阻值增大條件下，差分輸出端信號幅值不增加，成衰減趨勢，從而滿足核心系統(tǒng)故障導(dǎo)向安全的功能需求。

　　· 緩沖放大器
　　由BUF634芯片及外圍電路構(gòu)成。主要完成在保持輸出2FSK信號電平恒定不變的條件下，僅對信號的電流進行放大，增強信號對后級電路的驅(qū)動能力。

　　· 狀態(tài)回采模塊
　　由光耦、運放電路等構(gòu)成。主要完成輸出2FSK信號的再采集、隔離整形與輸入，實現(xiàn)信號的實時閉環(huán)檢查，提高系統(tǒng)的安全性。

　　軟件設(shè)計

　　為了滿足可靠性、安全性和實時性的要求，系統(tǒng)軟件采用了匯編語言編寫源代碼，并且采取了一些措施提高軟件的抗干擾能力，例如：軟件陷阱、指令冗余、關(guān)鍵數(shù)據(jù)的備份以及差錯校驗等，系統(tǒng)軟件流程示于圖5。

圖5  系統(tǒng)軟件流程

測試結(jié)果及結(jié)論

　　實驗室環(huán)境下內(nèi)對該項成果進行了測試，包括載頻精度、低頻精度、低通濾波器通頻帶以及邊頻的切換時延等指標(biāo)。結(jié)果表明：信號精度和實時性完全可以滿足現(xiàn)場要求，相對誤差均控制在10-5~10-6范圍內(nèi)。 采用DDS技術(shù)的鐵路專用2FSK信號發(fā)送模塊，可以實現(xiàn)使用同一硬件平臺，完成我國鐵路包括UM71、ZPW2000A、國產(chǎn)移頻等不同類型列控信息輸出的功能。目前，該項成果已在工程現(xiàn)場得到應(yīng)用，運行穩(wěn)定。相對于其他方式的設(shè)計，例如FPGA、PLL頻率合成、虛擬儀表等，該方案具有明顯的優(yōu)點：嵌入式設(shè)計、性能穩(wěn)定、硬件緊湊、性價比高等。尤其是在研制過程中所采用的設(shè)計思路實現(xiàn)了通用化多變量控制的2FSK數(shù)字信號調(diào)制，對于其他數(shù)據(jù)通信應(yīng)用領(lǐng)域也具有一定的借鑒意義。