學(xué)習(xí)一段時(shí)間的S3C2440，將其系統(tǒng)時(shí)鐘的來(lái)源進(jìn)行說(shuō)明，如有錯(cuò)誤之處請(qǐng)指正，將不勝感激。

Mpll=(2*m*Fin)/(p*2s)

m=M(thevaluefordividerM)+8,p=P(thevaluefordividerP)+2

時(shí)鐘FCLK為ARM內(nèi)核CPU運(yùn)行的時(shí)鐘FCLK=(2*m*Fin)/(p*2s)，此時(shí)鐘由PLLCON控制寄存器所決定

Fin ：為外部連接時(shí)鐘（S3C2440的開發(fā)板上接的是12MHZ）

m ：M(thevaluefordividerM)+8

P ：P(thevaluefordividerP)+2

m=(MDIV+8), p=(PDIV+2), s=SDIV

HCLK和PCLK由FCLK的決定，通過(guò)設(shè)置CLKDIVN來(lái)控制FCLK，HCLK，PCLK的比值