交流電源地阻抗分析很多人知道一對(duì)金屬板構(gòu)成一個(gè)平板電容器，于是認(rèn)為電源板層的特性就是提供平板電容以確保供電電壓的穩(wěn)定。在頻率較低，信號(hào)波長(zhǎng)遠(yuǎn)遠(yuǎn)大于平板尺寸時(shí)，電源板層與地板的確構(gòu)成了一個(gè)電容。然而，當(dāng)頻率升高時(shí)，電源板層的特性開始變得復(fù)雜了。更確切地說，一對(duì)平板構(gòu)成了一個(gè)平板傳輸線系統(tǒng)。電源與地之間的噪聲，或與之對(duì)應(yīng)的電磁場(chǎng)遵循傳輸線原理在板之間傳播。當(dāng)噪聲信號(hào)傳播到平板的邊緣時(shí)，一部分高頻能量會(huì)輻射出去，但更大一部分能量會(huì)反射回去。來自平板不同邊界的多重反射構(gòu)成了PCB中的諧振現(xiàn)象。圖4：三種設(shè)置情況下 PowerSI計(jì)算得到的PCB輸入阻抗曲線。(a)不包含電源整流模塊；(b)包含電源整流模塊；(c)包含電源整流模塊和一些去耦電容。在交流分析中，PCB的電源地阻抗諧振是個(gè)特有的現(xiàn)象。圖3展示了一對(duì)電源板層的輸入阻抗。為了比較，圖中還畫了一個(gè)純電容和一個(gè)純電感的阻抗特性。板的尺寸是30cm×20cm，板間間距是100um，填充介質(zhì)是FR4材料。板上的電源整流模塊用一個(gè)3nH的電感來代替。顯示純電容阻抗特性的是一個(gè)20nF的電容。從圖上可以看出，在板上沒有電源整流模塊時(shí)，在幾十兆的頻率范圍內(nèi)，平板的阻抗特性(紅線)和電容(藍(lán)線)一樣。在100MHz以上，平板的阻抗特性呈感性(沿著綠線)。到了幾百兆的頻率范圍后，幾個(gè)諧振峰的出現(xiàn)顯示了平板的諧振特性，這時(shí)平板就不再是純感性的了。至此，很明顯，一個(gè)低阻的電源供電系統(tǒng)(從直流到交流)是獲得低電壓波動(dòng)的關(guān)鍵：減少電感作用，增加電容作用，消除或降低那些諧振峰是設(shè)計(jì)目標(biāo)。為了降低電源供電系統(tǒng)的阻抗，應(yīng)遵循以下一些設(shè)計(jì)準(zhǔn)則：1. 降低電源和地板層之間的間距；2. 增大平板的尺寸；3. 提高填充介質(zhì)的介電常數(shù)；4. 采用多對(duì)電源和地板層。然而，由于制造或一些其他的設(shè)計(jì)考慮，設(shè)計(jì)工程師還需要用一些較為靈活的有效的方法來改變電源供電系統(tǒng)的阻抗。為了減小阻抗并且消除那些諧振峰，在PCB上放置分立的去耦電容便成為常用的方法。圖4顯示了在三種不同設(shè)置下，用Sigrity PowerSI計(jì)算得到的電源供電系統(tǒng)的輸入阻抗：a. 沒有電源整流模塊，沒有去耦電容放置在板上。b. 電源整流模塊用短路來模擬，沒有去耦電容放置在板上。c. 電源整流模塊用短路來模擬，去耦電容放置在板上。從圖中可見，例子a藍(lán)線，在集成電路芯片的位置處觀測(cè)到的電源供電系統(tǒng)的輸入阻抗在低頻時(shí)呈現(xiàn)出容性。隨著頻率的增加，第一個(gè)自然諧振峰出現(xiàn)在800MHz的頻率處。此頻率的波長(zhǎng)正對(duì)應(yīng)了電源地平板的尺寸。例子b的綠線，輸入阻抗在低頻時(shí)呈現(xiàn)出感性。這正好對(duì)應(yīng)了從集成電路芯片的位置到電源整流模塊處的環(huán)路電感。這個(gè)環(huán)路電感和平板電容一起引入了在200MHz的諧振峰。例子c的紅線，在板上放置了一些去耦電容后，那個(gè)200MHz的諧振峰被移到了很低的頻率處(<20MHz)，并且諧振峰的峰值也降低了很多。第一個(gè)較強(qiáng)的諧振峰則出現(xiàn)在大約1GHz處。由此可見，通過在PCB上放置分立的去耦電容，電源供電系統(tǒng)在主要的工作頻率范圍內(nèi)可以實(shí)現(xiàn)較低的并且是平滑的交流阻抗響應(yīng)。因此，電源供電系統(tǒng)的噪聲也會(huì)很低。圖5：針對(duì)不同結(jié)構(gòu)仿真計(jì)算得到的輸入阻抗。不考慮芯片和封裝結(jié)構(gòu)(紅線)；考慮封裝結(jié)構(gòu)(藍(lán)線)；考慮芯片、封裝和(綠線)。在板上放置分立的去耦電容使得設(shè)計(jì)師可以靈活地調(diào)整電源供電系統(tǒng)的阻抗，實(shí)現(xiàn)較低的電源地噪聲。然而，如何選擇放置位置、選用多少以及選用什么樣的去耦電容仍舊是一系列的設(shè)計(jì)問題。因此，對(duì)一個(gè)特定的設(shè)計(jì)尋求最佳的去耦解決方案，并使用合適的設(shè)計(jì)軟件以及進(jìn)行大量的電源供電系統(tǒng)的仿真模擬往往是必須的。協(xié)同設(shè)計(jì)概念圖4實(shí)際上還揭示了另一個(gè)非常重要的事實(shí)，即PCB上放置分立的去耦電容的作用頻率范圍僅僅能達(dá)到幾百兆赫茲。頻率再高，每個(gè)分立去耦電容的寄生電感以及板層和過孔的環(huán)路電感(電容至芯片)將會(huì)極大地降低去耦效果，僅僅通過PCB上放置分立的去耦電容是無法進(jìn)一步降低電源供電系統(tǒng)的輸入阻抗的。從幾百兆赫茲到更高的頻率范圍，封裝結(jié)構(gòu)的電源供電系統(tǒng)的板間電容，以及封裝結(jié)構(gòu)上放置的分立去耦電容將會(huì)開始起作用。到了GHz頻率范圍，芯片內(nèi)電源柵格之間的電容以及芯片內(nèi)的去耦電容是唯一的去耦解決方案。圖5顯示了一個(gè)例子，紅線是一個(gè)PCB上放置一些分立的去耦電容后得到的輸入阻抗。第一個(gè)諧振峰出現(xiàn)在600MHz到700MHz。在考慮了封裝結(jié)構(gòu)后，附加的封裝結(jié)構(gòu)的電感將諧振峰移到了大約450MHz處，見藍(lán)線。在包括了芯片電源供電系統(tǒng)后，芯片內(nèi)的去耦電容將那些高頻的諧振峰都去掉了，但同時(shí)卻引入了一個(gè)很弱的30MHz諧振峰，見綠線。這個(gè)30MHz的諧振在時(shí)域中會(huì)體現(xiàn)為高頻翻轉(zhuǎn)信號(hào)的中頻包絡(luò)上的一個(gè)電壓波谷。芯片內(nèi)的去耦是很有效的，但代價(jià)卻是要用去芯片內(nèi)寶貴的空間和消耗更多的漏電流。將芯片內(nèi)的去耦電容挪到封裝結(jié)構(gòu)上也許是一個(gè)很好的折衷方案，但要求設(shè)計(jì)師擁有從芯片、封裝結(jié)構(gòu)到PCB的整個(gè)系統(tǒng)的知識(shí)。但通常，PCB設(shè)計(jì)師無法獲得芯片和封裝結(jié)構(gòu)的設(shè)計(jì)數(shù)據(jù)以及相應(yīng)的仿真軟件包。對(duì)于集成電路設(shè)計(jì)師，他們通常不關(guān)心下端的封裝和設(shè)計(jì)。但顯然采用協(xié)同設(shè)計(jì)概念對(duì)整個(gè)系統(tǒng)、芯片-封裝-的電源供電系統(tǒng)進(jìn)行優(yōu)化分析設(shè)計(jì)是將來發(fā)展的趨勢(shì)。一些走在設(shè)計(jì)前沿的公司事實(shí)上已經(jīng)這樣做了。