[導(dǎo)讀]多年來，Xilinx公司的可編程邏輯技術(shù)始終扮演著ASIC替代解決方案的角色。過去十多年來，每次當ASIC技術(shù)實現(xiàn)摩爾定律的預(yù)期，Xilinx FPGA和CPLD都迅速填補了由此而留下的間隙。最近，有些ASIC制造商推出了稱為結(jié)構(gòu)化A
多年來，Xilinx公司的可編程邏輯技術(shù)始終扮演著ASIC替代解決方案的角色。過去十多年來，每次當ASIC技術(shù)實現(xiàn)摩爾定律的預(yù)期，Xilinx FPGA和CPLD都迅速填補了由此而留下的間隙。最近，有些ASIC制造商推出了稱為結(jié)構(gòu)化ASIC（Structured ASIC）的改進ASIC結(jié)構(gòu)，試圖解決與基于標準單元的ASIC和門陣列相關(guān)的一些問題。但最終，人們都會問到這一決定性問題，"如果我們需要100萬門至500萬門的設(shè)計，到底哪種技術(shù)最佳地結(jié)合了硬件、軟件和設(shè)計支持，從而可最好地滿足我們的需要？"
歷史上，高速度100萬門以上的單片系統(tǒng)（SoC）一直是ASIC的獨占領(lǐng)域。但現(xiàn)在，促進高端ASIC發(fā)展的工藝技術(shù)也同樣適用于FPGA。事實上，F(xiàn)PGA的發(fā)展也幫助推動了最新工藝技術(shù)的發(fā)展。例如，Xilinx的Spartan-3器件很早就采用了90nm、300mm工藝的設(shè)計定案（tape-out）并很快推出了采用相應(yīng)工藝制造的器件?，F(xiàn)在，就門和I/O的數(shù)量來說，平臺FPGA可輕松滿足要求。Spartan-3 FPGA可提供高達500萬系統(tǒng)門和784個I/O。Virtex-II P
自從開始將幾片TTL器件的邏輯集成到單片F(xiàn)PGA中以來，靈活性始終是可編程邏輯器件的特點。平臺FPGA將這一靈活性提高了幾個量級。現(xiàn)在，大量系統(tǒng)部件IP可以嵌入到單片平臺FPGA器件中。Xilinx平臺FPGA集成了塊存儲器、軟和硬處理器芯核、DSP功能和可編程I/O連接功能，以及由Xilinx公司和第三方供應(yīng)商開發(fā)的其它IP。當然，每個設(shè)計小組還為完全可編程的器件增添了他們自己的差異化IP。完全的可編程能力為半導(dǎo)體芯片提供了最大的靈活性和最有效的使用。
而仔細考察標準單元結(jié)構(gòu)ASIC即可發(fā)現(xiàn)其靈活性非常有限。僅有數(shù)層金屬層是可定制的，其它金屬層以及所有的邏輯都由ASIC制造商固定。每家制造商提供具有少量不同的芯片，所嵌入的IP核心的類型和數(shù)量有所不同。每種類型的結(jié)構(gòu)ASIC通過固定的專用資源來滿足特定應(yīng)用的要求。不幸的是，對于客戶來說，如果設(shè)計不能十分匹配制造商提供的某種芯片的特性，那么有些芯片資源就會被浪費，結(jié)果是要么設(shè)計受到損害，要么就不得不從頭來。在任何情況下，提供給設(shè)計小組的靈活性非常小。
結(jié)構(gòu)化ASIC的不靈活還會帶來訂貨和庫存風險。即使一個結(jié)構(gòu)化ASIC設(shè)計進行得非常完美，目標市場也會變化，或者標準會更新。在這種情況下，庫存和NRE成本就被浪費了。另一方面，PFGA可容易地進行重新編程來適應(yīng)新的要求，或者FPGA庫存可以重新應(yīng)用于另一個項目。
在競爭分析中，F(xiàn)PGA開發(fā)工具經(jīng)常被不公平地忽略了。但事實是，F(xiàn)PGA供應(yīng)商擁有在規(guī)模和經(jīng)驗方面都足以與最大型EDA供應(yīng)商相匹敵的軟件開發(fā)隊伍。他們設(shè)計和提供了健壯和全面的工具套件，其成本僅與技術(shù)支持的價格相當。
FPGA供應(yīng)商工具套件的健壯性從每年新開始的采用FPGA的設(shè)計數(shù)量上可以得到證明。2002年，新開始的采用FPGA的設(shè)計為20萬件，這一數(shù)字到2004年將增長為40萬。據(jù)估計，這一數(shù)字將是同一年新開始的ASIC設(shè)計數(shù)量的100倍。
另一方面，結(jié)構(gòu)化ASIC設(shè)計流程仍然處于早期開發(fā)階段。能夠顯示結(jié)構(gòu)化ASIC設(shè)計流程或工藝完整性或健壯性的成功例子很少。到目前為止，頂級ASIC供應(yīng)商為結(jié)構(gòu)化ASIC提供的支持仍然非常有限或根本沒有。因此，選擇非常少，設(shè)計小組被迫采用ASIC供應(yīng)商選定的設(shè)計流程進行設(shè)計，而不能利用熟悉的經(jīng)過內(nèi)部使用驗證的設(shè)計方法。走在最前面的設(shè)計小組經(jīng)常會面對軟件缺陷的所謂第一版效應(yīng)，點狀工具的不兼容性等，并且不得不依賴外部供應(yīng)商才能解決此類問題。
經(jīng)過多年的發(fā)展，F(xiàn)PGA供應(yīng)商已經(jīng)從技術(shù)跟隨者的角色轉(zhuǎn)變?yōu)槁氏炔捎妙I(lǐng)先器件技術(shù)的創(chuàng)新者。這使得他們可大大縮小ASIC和FPGA之間的每邏輯門成本差距。例如，Xilinx公司在Spartan-3系列中很早采用了90nm、300mm工藝設(shè)計，使得100萬門器件的價格達到20美元以下?？紤]到與結(jié)構(gòu)化ASIC和標準單元ASIC相關(guān)的額外NRE成本和掩膜費用，F(xiàn)PGA價格甚至更有吸引力。還需要考慮到開發(fā)工具和培訓的絕對成本。
對于一家企業(yè)來說，由于工程開發(fā)延遲而失去市場機會可能是最昂貴的成本。在快速變化的市場中，設(shè)計返工造成的三個月時間延遲決定了成功還是失敗。因此，ASIC設(shè)計小組必須在盡快交付設(shè)計定案和小心地避免嚴重的錯誤之間進行微妙
來源:零八我的愛0次
下載文檔
