摘要：設(shè)計了一種基于DVI接口的高速圖像采集控制系統(tǒng)。該系統(tǒng)能夠穩(wěn)定采集Camlink接口的高速CCD傳輸?shù)臄?shù)字信號，并能提供一路DVI接口高清顯示和一路PAL制式復(fù)合視頻。系統(tǒng)可與上位機(jī)通過CAN總線實現(xiàn)數(shù)據(jù)交互，并提供數(shù)字視頻信號給壓縮存儲單元和圖像處理單元。系統(tǒng)硬件結(jié)構(gòu)簡單，工作穩(wěn)定可靠，能夠廣泛應(yīng)用于圖像處理領(lǐng)域。
關(guān)鍵詞：DVI；Camlink；圖像處理；PAL

引言
    帶有DVI接口的顯示器和顯卡越來越普及，DVI(Digital Visual Interface)是1999年由Silicon Image、Intel、Compaq、IBM、HP、NEC、Fujitsu等公司共同組成的DDWG(Digital Display Working Group，數(shù)字顯示工作組)推出的接口標(biāo)準(zhǔn)。
    和傳統(tǒng)的VGA信號相比，采用DVI信號的液晶顯示器不存在相位問題，不會引起像素抖動和相鄰像素間的干擾。另外，采用DVI信號后，顯示器不會造成幾何失真，大大提高了畫面的質(zhì)量。而在圖像處理領(lǐng)域，從采集到壓縮、存儲、顯示，不斷提高的跟蹤測量參數(shù)對視頻信號提出了越來越高的速度要求。高幀頻CCD相機(jī)、大容量固態(tài)硬盤、高速DSP越來越多地應(yīng)用于工程實踐中。可以預(yù)見，高速視頻信號采集和高質(zhì)量圖像疊加顯示在實踐中的有機(jī)結(jié)合，將會在圖像處理領(lǐng)域發(fā)揮越來越重要的作用。
    本文設(shè)計了一種基于DVI接口的圖像總線控制系統(tǒng)，該系統(tǒng)將高速視頻信號采集后通過DVI接口進(jìn)行視頻疊加處理，從而實現(xiàn)了采集信號的高清顯示。除此以外，也提供了高速數(shù)字信號的PAL模擬轉(zhuǎn)換功能和高速數(shù)字信號的壓縮、處理、存儲、傳輸功能，能夠滿足圖像處理領(lǐng)域的多種需求。

1 系統(tǒng)設(shè)計
    系統(tǒng)由視頻數(shù)據(jù)接口、CAN總線通信模塊、PAL模塊等組成。硬件電路主要器件包括FPGA芯片系列EP3C120F780C7、DVI接口模塊、單片機(jī)C8051F500、視頻編碼器SAA7128等。系統(tǒng)結(jié)構(gòu)框圖如圖1所示。

    系統(tǒng)的控制模塊接收高速攝像機(jī)采集的數(shù)字視頻信號后進(jìn)行圖像處理，可與上位機(jī)顯卡DVI輸入信號進(jìn)行疊加后，通過DVI通道進(jìn)行高清顯示。同時，系統(tǒng)提供了一路PAL電視通道，可將高速數(shù)字信號轉(zhuǎn)換為模擬PAL制式信號給TV監(jiān)視器進(jìn)行圖像監(jiān)控。該系統(tǒng)還可以將視頻信號通過總線通道傳遞給壓縮存儲設(shè)備進(jìn)行視頻壓縮存儲和圖像處理。系統(tǒng)能通過CAN總線與上位機(jī)進(jìn)行數(shù)據(jù)通信，給上位機(jī)傳遞相關(guān)處理參數(shù)，并從上位機(jī)得到相關(guān)指令。

2 視頻數(shù)據(jù)接口
    系統(tǒng)采用Camlink接口的CCD，基于Camlink接口的CCD傳輸速度快，分辨率高，色彩和灰度變化豐富。Camlink技術(shù)是美國國家半導(dǎo)體公司提出的一種新型數(shù)字相機(jī)接口技術(shù)，具有數(shù)據(jù)傳輸速度快、通信和控制功能強(qiáng)、接口方便等特點。該技術(shù)在高靈敏度、高分辨率的相機(jī)設(shè)計中得到廣泛應(yīng)用。
    系統(tǒng)為高速CCD采集的視頻信號提供全數(shù)字通道。高速CCD通過編解碼后將數(shù)字視頻信號傳遞給EP3C120F780C7，EP3C120F780C7將高速視頻信號傳遞給圖像處理單元進(jìn)行圖像處理；也可將高速視頻信號傳遞給專用壓縮存儲單元進(jìn)行視頻壓縮存儲，以供處理平臺進(jìn)行事后處理。

3 DVI接口模塊
    DVI是以Silicon Image公司的PanalLink接口技術(shù)為基礎(chǔ)，以TMDS(Transition Minimized Differential Signaling，最小化傳輸差分信號)電子協(xié)議作為基本電氣連接。TMDS是一種接口微分信號機(jī)制，可以將像素數(shù)據(jù)編碼，并通過串行連接傳遞。顯卡產(chǎn)生的數(shù)字信號由發(fā)送器按照TMDS協(xié)議編碼后，通過TMDS通道發(fā)送給接收器，經(jīng)過解碼送給數(shù)字顯示設(shè)備。
    系統(tǒng)設(shè)計的DVI接口模塊包括一個傳送器和一個接收器。傳送器是信號的來源，本系統(tǒng)采用的是TI公司的TFP410，它可以將數(shù)字信號轉(zhuǎn)換為DVI接口差分信號。而接收器則選用TI公司的TFP401，它可以接收DVI的差分信號，將其解碼并傳遞到數(shù)字顯示電路中。外部視頻流通過FPGA與TFP401編碼的DVI信號進(jìn)行疊加，疊加后的數(shù)字信號通過TFP410解碼后送給DVI顯示器顯示。DVI接口模塊結(jié)構(gòu)框圖如圖2所示。

    DVI數(shù)字信號傳輸有單連接和雙連接兩種方式。采用單連接時，其傳輸速率可達(dá)4．9 Gbps，雙連接則可達(dá)9．9 Gbps。系統(tǒng)采用的是單連接方式。
    TFP401是TI公司PanelBus平板顯示產(chǎn)品系列中的一種TDMS信號接收芯片。它采用先進(jìn)的0．18μm EPIC5TMCMOS處理工藝，使用1．8 V核心電壓和3．3 V電源引腳輸入電壓，具有低噪聲和低功耗特性，其PowerPADTM封裝技術(shù)可保證芯片工作的熱穩(wěn)定性。它以LCD桌面顯示器為主要應(yīng)用對象，也可以應(yīng)用于其他高速數(shù)字視頻應(yīng)用場合。
    其主要功能如下：
    ◆支持UXGA分辨率，時鐘最高可到165 MHz；
    ◆支持24位真彩色(1 pixel／clock或2 pixel／clock)；
    ◆內(nèi)有用激光精密工藝制造的終端阻抗匹配電阻；
    ◆采用4倍過采樣技術(shù)，抖動抑制可以達(dá)到1 pixet／clock；
    ◆具有行／場同步信號抖動抑制功能。
    TFP401的具體引腳信號可參見數(shù)據(jù)手冊，其內(nèi)部結(jié)構(gòu)與功能如圖3所示。其中RxC±和Rx0±～Rx2±為來自主機(jī)的經(jīng)過串并轉(zhuǎn)換編碼的4路TMDS信號，而其輸出的信號主要有奇、偶像素信號(QE(0-23)、QO(0-23))、像素時鐘信號ODCK、像素有效信號DE、行／場同步信號HSYNC／  VSYNC)和同步檢測信號SCDT等。

    TFP401通過檢測DE信號的狀態(tài)變化來確定鏈路的激活狀態(tài)。當(dāng)106個像素時鐘過后，如果DE狀態(tài)未發(fā)生變化，則認(rèn)為鏈路未激活，此時系統(tǒng)輸出SCDT=0；當(dāng)SCDT=0時，如果發(fā)現(xiàn)在1 024個像素時鐘內(nèi)，DE信號有兩次轉(zhuǎn)變，則認(rèn)為鏈路已激活，此時SCDT=1。器件的同步檢測指示信號端(SDDT)可以直接和其輸出驅(qū)動器電源控制端(PDO)相接，這樣芯片可自動根據(jù)TMDS鏈路的激活情況來管理輸出驅(qū)動器的電源供給，TFP401提供的PD引腳可用來控制整個芯片的電源供給，該引腳是系統(tǒng)級電源管理控制端，設(shè)計時一般不推薦引腳和芯片SCDT引腳直接相連。
    系統(tǒng)采用TI公司的視頻編碼芯片TFP410，編碼后的TMDS信號通過DVI電纜傳送至DVI顯示器。與TFP401對應(yīng)，TFP410支持從VGA到UXGA(25～1 65MHz)格式的像素速率，具有12位雙邊和24位單邊兩種輸入模式，可以通過I2C總線進(jìn)行芯片工作模式配置。TFP410主要通過DE引腳的高低電平來決定發(fā)送信號類型：當(dāng)DE為高電平時，發(fā)送像素編碼數(shù)據(jù)；當(dāng)DE為低電平時，發(fā)送同步信號以及控制信號。ISEL引腳的高低決定是否采用I2C總線，ISEL信號為低電平時，需要根據(jù)外部引腳對芯片進(jìn)行配置；當(dāng)ISEL信號為高電平時，可以通過I2C總線來配置，此時外部引腳配置不起作用。TFP410內(nèi)部結(jié)構(gòu)框圖如圖4所示。

4 CAN總線通信模塊
    系統(tǒng)需要和上位機(jī)進(jìn)行通信，采用CAN總線進(jìn)行數(shù)據(jù)交互。CAN總線具有通信速率高、開放性好、報文短、糾錯能力和擴(kuò)展能力強(qiáng)的特點，通信速率可高達(dá)1 Mbps，特別適用于實時性要求很高的網(wǎng)絡(luò)。
    系統(tǒng)采用了集成CAN總線控制器的C8051F系列單片機(jī)。通信軟件設(shè)計通過KeilC51實現(xiàn)，程序分別實現(xiàn)單片機(jī)交叉開關(guān)配置與端口初始化、外部振蕩器初始化、CAN總線定時寄存器初始化、消息對象初始化、CAN總線數(shù)據(jù)發(fā)送和接收、消息響應(yīng)、錯誤處理、系統(tǒng)廣播等功能。SN65HvD230功能結(jié)構(gòu)框圖如圖5所示。

    采用TI公司生產(chǎn)的3．3 V芯片SN65HVD230作為總線收發(fā)器。該收發(fā)器與PCA82C250引腳兼容，具有差分收發(fā)能力、高速率傳輸(1 Mbps)、高抗電磁干擾、超小封裝、低功耗等性能；并有3種不同工作模式可供選用，與集成了CAN總線控制器的C8051F系列單片機(jī)配合使用，可使外圍電路更加簡潔。
    SN65HVD230的CANH和CANL輸出引腳需并聯(lián)一個電阻，作為CAN總線的終接電阻，終接電阻需滿足傳輸電纜的特性阻抗，一般取值120 Ω。
SN65HVD230的Rs引腳為斜率電阻輸入引腳，通過改變加在該引腳上的電壓，可以改變收發(fā)器的工作方式。

5 PAL模塊
    系統(tǒng)提供一路PAL制式模擬信號輸出給TV監(jiān)視器。由于PAL制式場頻為50Hz，幀頻為25 Hz，所以前端高分辨率高幀頻的數(shù)字圖像必須降頻輸出，且分辨率也要降低。PAL編碼芯片選用Philips公司生產(chǎn)的SAA7128，支持PAL／NTSC／SECAM制式的編碼。它可以接受ITU-R BT．656格式4：2：2數(shù)據(jù)流信號，輸出標(biāo)準(zhǔn)CVBS復(fù)合視頻信號。
    SAA7128將FPGA送出來的ITU-R BT．656格式4：2：2數(shù)據(jù)流進(jìn)行數(shù)模轉(zhuǎn)換，經(jīng)過視頻矩陣編碼轉(zhuǎn)換成模擬的視頻信號。該芯片工作在SLAVE模式下，即27MHz數(shù)據(jù)時鐘由外部振蕩器供給。SAA7128利用此時鐘對數(shù)字信號進(jìn)行鎖存。
    系統(tǒng)選用的C8051F系列單片機(jī)具有I2C總線功能?？赏ㄟ^I2C總線對SAA7128上電后進(jìn)行初始化控制。PAL信號的HS行同步，VS場同步信號均由SAA7128自動生成。
    FPGA首先在內(nèi)部建立一個RGB信號到Y(jié)CbCr信號的轉(zhuǎn)換表?？稍贔PGA內(nèi)部開辟兩片RAM進(jìn)行乒乓操作，F(xiàn)PGA利用HS行同步、VS場同步來組成ITU-RBT．656格式4：2：2的數(shù)字視頻流。PAL一幀傳遞結(jié)束時，置一個標(biāo)志位，SAA7128開始讀其中一片RAM的數(shù)據(jù)，同時對另一片RAM進(jìn)行寫操作，寫入一幀新的數(shù)據(jù)，如此往復(fù)。并使TV監(jiān)視器能夠看到完整的CVBS信號圖像。在FPGA設(shè)計時，必須注意PAL信號分奇偶場，采集的信號需要隔行采集，兩場結(jié)束才為完整的一幀圖像。

結(jié)語
    本文從工程應(yīng)用的角度出發(fā)，詳細(xì)介紹了基于DVI接口的圖像總線控制系統(tǒng)，該系統(tǒng)能夠采集基于Camlink接口的高速CCD傳送的數(shù)字視頻信號，并能通過DVI接口實現(xiàn)1080 P的高清顯示。實踐證明，該系統(tǒng)采集數(shù)據(jù)穩(wěn)定、圖像清晰，具有較高應(yīng)用價值，可廣泛應(yīng)用于圖像處
理領(lǐng)域。