優(yōu)勢和特性

· 16位、125MSPS前端

· 直流耦合

· 單電源

· 雙極性輸入

連接/參考器件

ADA4930-1/ADA4930-2 超低噪聲單通道/雙通道驅動器，適用于低壓ADC

AD9265 16位、125 MSPS/105 MSPS/80 MSPS、1.8 V模數轉換器

評估和設計支持

設計和集成文件

原理圖、布局文件、物料清單

電路功能與優(yōu)勢

圖1所示電路解決直流耦合單電源系統(tǒng)中雙極性輸入信號與差分輸入、低壓模數轉換器(ADC)實現接口時經常遇到的問題。本技術使用兩個電平轉換電阻，通過控制輸入共模電平，確保差分驅動放大器輸入端具有正確的共模電平。通過對ADA4930-1差分驅動器的VOCM引腳施加正確的電壓，單獨實現輸出共模電壓。

這一靈活的方案允許ADA4930-1差分驅動器采用3.3 V單電源工作，同時16位、125 MSPS ADC AD9265采用1.8 V電源工作，以此最大程度降低總電路功耗。

在寬帶應用中，目標頻率范圍通常包括直流。若要使差分輸入ADC的動態(tài)范圍最大，可適當增大典型輸入信號，這便要求差分驅動器在較低的增益設置下工作。滿足這些條件后，差分驅動器的輸入共模電壓還必須保持在額定范圍內。

在直接耦合單電源應用中，經常需要對差分放大器的輸入和輸出共模電壓進行獨立控制;這些應用包括：處理具有高輸入共模電壓的解調器輸出、直流器件連接差分器件的X射線應用，以及那些差分驅動器必須處理低數值輸入共模電壓的應用等。低輸入共模電壓應用可能包括單端或差分輸入，輸入可以是零輸入、雙極性輸入或負輸入。

圖1. 高速、單端至差分ADC驅動器(原理示意圖：未顯示所有連接和去耦)

電路描述

現代高速ADC通常由差分放大器驅動，以獲得最佳性能。典型差分驅動器在增益小于等于2時可獲得最佳交流性能，并且在單電源應用中，滿量程輸入信號頻率超出ADC驅動器的輸入共模電壓范圍。

為了避免使用差分放大器時的共模電壓問題，必須仔細分析電路。針對ADA4930-1差分驅動器的設計公式與分析可在其數據手冊內找到;而ADI公司的差分放大器計算器(DiffAmpCalc設計工具)允許以節(jié)點分析的方式對電路進行完整分析，并將結果以圖形格式表示。

圖1中的電路使用ADA4930-1，因為它能在采用3.3 V單電源的情況下輸出0.9 V的共模電壓(VOCM)，該共模電平最為適合1.8 V ADC，如AD9265。

為了優(yōu)化噪聲性能并盡可能減少其對信納比(SINAD)的負面影響，選用的RFx值為249 Ω。然后，使用DiffAmpCalc設計工具，測得VIN至差分輸出電壓(VOD)的增益為0.511，從而確定RGx和RTx值。

圖1中的輸入信號來源于50 Ω RF，并驅動帶通濾波器。為了保持差分放大器源阻抗平衡，將0.1 μF交流耦合電容與49.9 Ω電阻串聯，然后連接至未使用的輸入，如圖1所示。該電容的阻抗足夠低，可用作70 MHz中心頻率的交流短路信號。

采用3.3 V單電源并用于ADA4930-1的輸入共模電壓范圍為0.3 V至1.2 V。兩個輸入共模電阻RCM1和RCM2連接差分放大器輸入引腳和基準電壓VREF1與VREF2，確保滿量程雙極性輸入信號下的輸入共模電壓不低于0.3 V。

若沒有共模偏置電阻，則ADA4930-1的輸入共模電壓低于0.3 V，采用滿量程信號時會發(fā)生削波。

為方便起見，VREF1和VREF2分別連接3.3 V單電源VCC。與3.3 V電源的連接可提升標稱輸入共模電壓，以適應負輸入信號擺幅。計算共模電阻的技巧可參見ADA4930-1數據手冊。

將小數值緩沖器電阻與差分放大器的輸出串聯使用是非常普遍的做法。這樣做可以最大程度降低高頻峰值，并將放大器輸出與濾波器電容隔離。在圖1所示電路中，這些值為25 Ω。

3極點巴特沃茲低通濾波器有助于滾降二階和三階諧波，并降低ADC輸入噪聲。選擇奇數階濾波器，以便使最終濾波器電容與AD9265的輸入電容并聯。

巴特沃茲濾波器針對100 MHz的截止頻率、50 Ω的輸入阻抗和1 kΩ的輸出阻抗而設計。濾波器元件值四舍五入至標準值，并進一步優(yōu)化，以獲得最佳系統(tǒng)性能。

選擇10 kΩ電阻與ADC輸入并聯，其數值盡可能大，以便盡量減少信號路徑上的衰減。ADA4930-1與AD9265距離很近，可最大程度降低70 MHz時的傳輸線路效應。因此，未采用驅動器輸出與ADC輸入間的傳統(tǒng)端接方式。

驅動AD9265時，應當注意不要過驅ADC輸入。ADA4930-1采用3.3 V電源時的最大輸出為1.74 V，該值位于AD9265的最大輸入電壓規(guī)格內。

共模電壓分析

圖2顯示輸入適當數值至DiffAmpCalc工具后，設計的基本切入點。注意，輸入信號為1.4 V p-p，因此+IN和−IN輸入的信號低至0.305 V。較大的信號會造成削波，如圖3所示。

解決問題的方法之一是添加一個負電源，但由于不能超出5.5 V最大電源電壓，因此不能使用±3.3 V電源。雖然可以采用一個+3.3 V、−1 V雙電源系統(tǒng)，但這并不方便，而且會增加功耗。

如圖1所示，加入的兩個RCMx電阻便是理想的解決方案，并且通過887 Ω電阻可將ADA4930-1上的標稱共模電壓從0.489 V上升至0.860 V。+IN和−IN輸入的最大負擺幅和正擺幅現在分別是0.61 V和1.11 V，位于0.3 V至1.2 V的允許范圍內。

圖2. 針對低電平輸入信號的DiffAmpCalc設計分析，3.3 V單電源，VOCM = 0.9 V

圖3. 針對滿量程輸入信號的DiffAmpCalc設計分析，3.3 V電源，VOCM = 0.9 V，顯示削波影響

電路性能

圖4顯示AD9265評估板直接耦合至外部帶通濾波器時的性能，中心頻率為70 MHz，采樣率為125 MSPS。AD9265評估板的標準配置可采用一個RF巴倫將單端信號轉換為差分信號。

圖4. 由巴倫驅動的AD9265 VisualAnalog FFT

圖5顯示了圖1中使用AD9265和ADA4930-1且無887 Ω偏置電阻的單電源設計。削波影響很明顯。DiffAmpCalc也顯示了這一削波影響(見圖3)。

圖5. ADA4930-1和AD9265 VisualAnalog FFT，移除RCM1和RCM2后顯示削波影響

圖6顯示ADA4930-1采用3.3 V單電源供電時的性能，此時連接共模電阻RCM1和RCM2。此外，AD9265評估板上的巴倫和RC濾波器被移除，并以3極點巴特沃茲濾波器代替，如圖1所示。

圖6. ADA4930-1和AD9265 VisualAnalog FFT，添加RCM1和RCM2，如圖1所示

以有效位數(ENOB)、SINAD和信噪比(SNR)作為品質因數，表1比較了圖4、圖5和圖6的結果。

表1. ENOB、SINAD和SNR結果匯總

輸入共模電阻的主要功能是獨立轉換輸入共模電壓，加入此電阻幾乎不會對性能產生影響，如表1所示。例如，加入RCM電阻之前的ENOB是12.4，而加入以后則為12.1。根據圖1中的配置，由于ADA4930-1輸出噪聲密度為4.7 nV/√Hz，ENOB的輕微下降可歸結為本底噪聲的輕微上揚。本數值采用DiffAmpCalc工具計算得到。因此，通過添加RCM1和RCM2兩個電阻，即可單獨控制ADC驅動器的輸入和輸出共模電平，同時保持出色的ENOB、SINAD和SNR性能。

常見變化

改變ADA4930-1的反饋和增益電阻是圖1所示電路的變化形式之一。增加反饋和增益電阻至499 Ω基本不會增加本底噪聲，因此性能下降極少(見圖7)。

圖7. ADA4930-1和AD9265 VisualAnalog FFT，使用499 Ω反饋和增益電阻

雖然改變增益和反饋電阻的影響不大，但ENOB則從12.1位下降至11.9位。

圖1的另一種變化形式是使用替代型ADC，如AD9255(14位、125 MSPS)、AD9258(雙通道14位、125 MSPS)或AD9268(雙通道16位、125 MSPS)。

對于需要雙驅動器的應用，如基于雙通道AD9258或AD9268的I/Q接收器，可使用ADA4930-2驅動器。

電路評估與測試

設備要求

需要使用以下設備：

· 帶USB端口的Windows® XP、Windows Vista®(32位)或Windows 7(32位)PC

· ADA4930-1YCP-EBZ評估板

· AD9265-125EBZ評估板

· HSC-ADC-EVALCZ FPGA數據采集套件

· VisualAnalog軟件

· ADI公司的DiffAmpCalc工具

· 3.3 V、100 mA電源

· 0.9 V、100 mA電源

· 6 V、2 A壁裝式電源(各兩個)

· 125.127 MHz Wenzel晶體振蕩器(器件號：500-25341)

· 70 MHz帶通濾波器

· 125 MHz帶通濾波器

· RF源：Rohde & Schwarz SMA100A信號發(fā)生器

· 帶BNC和SMA連接器的同軸電纜

開始使用

軟件安裝

AD9265的VisualAnalog軟件可在www.analog.com/visualanalog上找到;FPGA數據采集套件的使用指南可在www.analog.com/fifo上找到。該軟件兼容Windows XP (SP2)、Windows Vista和Windows 7(32位或64位)。下載VisualAnalog軟件并安裝。

請先安裝評估軟件，再將FPGA數據采集套件連接到PC的USB端口，確保PC能夠正確識別評估系統(tǒng)。

設置與測試

有關使用軟件和運行測試的完整設置信息，請參考UG-074用戶指南。圖8顯示測試設置的功能框圖。

圖8. 測試設置功能框圖

若要測試圖1中的電路，AD9265評估板上的硬件需要經過下文所述的微小改變：

· 在J2安裝SMA輸入連接器INPUT−。

· 將T3和T6的巴倫移除。

· 將C2至C4、C15、C96和C71的電容移除。

· 將R1、R15、R16、R22、R23和R47的電阻移除。

· 在R1、R22、R23、R32、C3、C25、C71和C96安裝0 Ω電阻。

· 在R37和R47安裝4.7 pF電容。

· 在T6封裝的引腳1和引腳6上安裝150 nH電感。

· 在T6封裝的引腳3和引腳4上安裝150 nH電感。

· 在T6封裝的引腳1和引腳3上安裝10 pF電容。

· 移除P18跳線。